CD74AC253M_集成电路资料查询网

6
图示 1. 三-状态 传播 延迟 波形 和 测试 电路
图示 2. 传播 延迟 时间
DUT
和
三-
状态
输出
输入 水平的
90%
V
S
10%
地
t
f
= 3ns
t
PZL
t
PZH
t
PLZ
t
PHZ
输出
使能
输出
无能
输出: 低
至 止 至 低
输出: 高
至 止 至 高
其它
输入
(系 高
或者 低)
输出
使不能运转
C
L
50pF
500
Ω
†
R
L
500
Ω
†
R
L
输出
V
S
0.2v
CC
V
OL
(
≠
地)
V
OH
(
≠
V
CC
)
0.8 v
CC
V
S
地 (t
phz,
t
PZH
)
输出
使能
打开 (t
phl,
t
PLH
)
2 v
CC
(t
plz,
t
PZL
)
(打开 流)
t
r
= 3ns
输出
使不能运转
†
为 交流 序列 仅有的: 当 v
CC
= 1.5v, r
L
= 1k
Ω
t
r
= 3ns t
f
= 3ns
i 或者 s
输入
输出 y
t
PLH
t
PHL
90%
V
S
10%
V
S
水平的
DUT
输出
R
L
(便条)
输出
加载
500
Ω
C
L
50pF
便条: 为 交流 序列 仅有的: 当 v
CC
= 1.5v, r
L
= 1k
Ω.
图示 3. 传播 延迟 时间
交流 ACT
输入 水平的 V
CC
3V
输入 切换 电压, v
S
0.5 v
CC
1.5v
输出 切换 电压, v
S
0.5 v
CC
0.5 v
CC
cd74ac253, cd54/74act253

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

6 图示 1. 三-状态传播延迟波形和测试电路图示 2. 传播延迟时间 DUT 和三- 状态输出输入水平的 90% V S 10% 地 t f = 3ns t PZL t PZH t PLZ t PHZ 输出使能输出无能输出: 低至止至低输出: 高至止至高其它输入 (系高或者低) 输出使不能运转 C L 50pF 500 Ω † R L 500 Ω † R L 输出 V S 0.2v CC V OL ( ≠ 地) V OH ( ≠ V CC ) 0.8 v CC V S 地 (t phz, t PZH ) 输出使能打开 (t phl, t PLH ) 2 v CC (t plz, t PZL ) (打开流) t r = 3ns 输出使不能运转 † 为交流序列仅有的: 当 v CC = 1.5v, r L = 1k Ω t r = 3ns t f = 3ns i 或者 s 输入输出 y t PLH t PHL 90% V S 10% V S 水平的 DUT 输出 R L (便条) 输出加载 500 Ω C L 50pF 便条: 为交流序列仅有的: 当 v CC = 1.5v, r L = 1k Ω. 图示 3. 传播延迟时间交流 ACT 输入水平的 V CC 3V 输入切换电压, v S 0.5 v CC 1.5v 输出切换电压, v S 0.5 v CC 0.5 v CC cd74ac253, cd54/74act253

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com