CDC582
3.3-v 阶段-锁 循环 时钟 驱动器
和 差别的 lvpecl 时钟 输入
scas446b – july 1994 – 修订 二月 1996
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
D
低 输出 skew 为 时钟-分发
和 时钟-一代 产品
D
运作 在 3.3-v v
CC
D
distributes 差别的 lvpecl 时钟
输入 至 12 ttl-兼容 输出
D
二 选择 输入 配置 向上 至 nine
输出 至 运作 在 一个-half 或者 翻倍
这 输入 频率
D
非 外部 rc 网络 必需的
D
状态-的-这-艺术
epic-
ΙΙ
B
bicmos 设计
significantly 减少 电源 消耗
D
外部 反馈 输入 (fbin) 是 使用 至
同步 这 输出 和 这 时钟
输入
D
应用 为 同步的 drams
D
distributed v
CC
和 地面 管脚 减少
切换 噪音
D
packaged 在 52-管脚 四方形 flatpack
pah 包装
(顶 视图)
15 16
V
CC
4Y3
地
V
CC
4Y2
地
V
CC
4Y1
地
地
V
CC
3Y3
地
39
38
37
36
35
34
33
32
31
30
29
28
27
17
1
2
3
4
5
6
7
8
9
10
11
12
13
地
1Y1
V
CC
地
1Y2
V
CC
地
1Y3
V
CC
地
地
2Y1
V
CC
18 19 20 21
CLKIN
CLKIN
一个
OE
51 50 49 48 4752 46
地
SEL1
SEL0
AGND
FBIN
AGND
V
地
3Y2
V
地
2Y3
地
地
3Y1
44 43 4245
22 23 24 25 26
41 40
14
地
2Y2
测试
CLR
CC
CC
V
CC
V
CC
V
CC
一个
V
CC
描述
这 cdc582 是 一个 高-效能, 低-skew, 低-jitter 时钟 驱动器. 它 使用 一个 phase-lock 循环 (pll) 至 precisely
排整齐 这 频率 和 阶段 的 这 时钟 输出 信号 至 这 差别的 lvpecl 时钟 (clkin, clkin) 输入
信号. 它 是 specifically 设计 至 运作 在 speeds 从 50 mhz 至 100 mhz 或者 向下 至 25 mhz 在 输出
配置 作 half-频率 输出. 这 cdc582 运作 在 3.3-v v
CC
.
这 反馈 输入 (fbin) synchronizes 这 频率 的 这 输出 clocks 和 这 输入 时钟
(clkin, clkin
) 信号. 一个 的 这 twelve 输出 clocks 必须 是 喂养 后面的 至 fbin 为 这 pll 至 维持
同步 在 这 差别的 clkin 和 clkin
输入 和 这 输出. 这 输出 使用 作 反馈
是 同步 至 这 一样 频率 作 这 时钟 (clkin 和 clkin) 输入.
版权
1996, 德州 器械 组成公司的
生产 数据 信息 是 电流 作 的 发行 日期.
产品 遵从 至 规格 每 这 条款 的 德州 器械
标准 保用单. 生产 处理 做 不 必然地 包含
测试 的 所有 参数.
epic-
ΙΙ
b 是 一个 商标 的 德州 器械 组成公司的.
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
: 点此下载
