4-70
函数的 描述 的
cdp1871a terminals
d1 - d11 (输出):
驱动 线条 为 这 11 x 8 键盘 转变 矩阵变换. 这些
输出 是 连接 通过 这 外部 转变 矩阵变换 至
这 sense 线条 (s1 - s8).
s1 - s8 (输入):
sense 线条 为 这 11 x 8 键盘 maxtrix. 这些 输入
有 内部的 拉-向下 电阻器 和 是 驱动 高 用
适合的 驱动 线条 当 一个 键盘 转变 是 关闭.
cs1, cs2, cs3, cs4 (输入):
碎片 选择 输入, 这个 是 使用 至 使能 这 三-状态
数据 总线 输出 (总线 0 - 总线 7) 和 至 使能 这 重置-
ting 的 这 状态 flag (
D一个), 这个 occurs 在 这 低-至-高
转变 的 tpb. 这些 四 输入 是 正常情况下 连接
至 这 n-线条 (n0-n2) 和
mrd 输出 的 这 cdp1800-
序列 微处理器. (表格 2)
总线 0 - 总线 7 (输出):
三-状态 数据 总线 输出 这个 提供 这 ascll 和
十六进制 代号 的 这 发现 keys. 这 输出 是 正常情况下
连接 至 这 总线 0 - 总线 7 terminals 的 这 cdp1800-
序列 微处理器.
da (输出):
这 数据 有 输出 flag 这个 是 设置 低 当 一个 有效的
关键 closure 是 发现. 它 是 重置 高 用 这 低-至-高
转变 的 tpb 当 数据 是 读 从 这 cdp1871a.
这个 输出 是 正常情况下 连接 至 一个 flag 输入 (
ef1 - ef4)
的 这 cdp1800-序列 微处理器.
tpb (输入):
这 输入 时钟 使用 至 驱动 这 scan 发生器 和 重置
这 状态 flag (
D一个). 这个 输入 是 正常情况下 连接 至 这
tpb 输出 的 这 cdp1800-序列 微处理器.
rpt (输出):
这 repeat 输出 flag 这个 是 使用 至 表明 那 一个 关键 是
安静的 关闭 之后 数据 有 被 读 从 这 cdp1871a
(
D一个 = 高). 它 仍然是 低 作 长 作 这 关键 是 关闭 和
是 使用 为 一个 autorepeat 函数, 下面 cpu 控制. 这个
输出 是 正常情况下 连接 至 一个 flag 输入 (
ef1 - ef4) 的
这 cdp1800-序列 微处理器.
debounce (输入):
这个 输入 是 连接 至 这 接合面 的 一个 外部 电阻
至 v
DD
和 电容 至 v
SS
. 它 提供 一个 debounce 时间
延迟 (t
≅
rc) 之后 这 释放 的 一个 关键. 如果 一个 debounce 是 不
desired, 这 外部 拉-向上 电阻 是 安静的 必需的.
alpha, 变换, 控制 (输入):
一个 高 在 这 变换 或者 控制 输入 将 是 内部
latched (之后 这 debounce 时间) 和 这 驱动 和 sense
线条 解码 将 是 modified 作 显示 在 表格 3. 它们 是
正常情况下 连接 至 这 键盘, 但是 生产 非 代号 用
themselves. 这 变换 和 控制 输入 有 内部的
拉-向下 电阻器 至 使简化 使用 和 momentary 联系
switches. 这 alpha 输入 是 不 latched 和 是 设计 为
一个 标准 spdt 转变 至 提供 一个 alpha-锁 函数.
当 alpha = 1 这 驱动 和 sense 线条 解码 将 是
modified 作 显示 在 表格 3.
V
DD
, v
SS
:
V
DD
是 这 积极的 供应 电压 输入. v
SS
是 这 大多数
负的 供应 电压 终端 和 是 正常的 连接 至
地面. 所有 输出 摆动 从 v
SS
至 v
DD
. 这
推荐 输入 电压 摆动 是 从 v
SS
至 v
DD
.
表格 1. 转变 输入 功能
控制 变换 ALPHA 关键 函数
0 0 0 正常的
1 X X 控制
0 1 X 变换
0 0 1 Alpha
便条: x = don’t 小心
cdp1871a, cdp1871ac
: 点此下载
