4-72
运作
这 cdp1871a 是 制造 向上 的 二 主要的 sections: 这
计数器/scan-选择 逻辑 和 这 控制 逻辑 (图示 2).
这 计数器 和 scan-选择 逻辑 scans 这 键盘
排列 使用 这 驱动 线条 (d1-d11) 和 这 sense 线条 (s1-
s8). 这 输出 的 这 内部的 5-平台 scancounter 是
conditionally encoded 用 这 alpha, 变换, 和 控制
输入 (表格 1, 表格 3) 和 是 使用 至 驱动 这 d1-d11
输出 线条 高 一个 在 一个 时间. 各自 d1-d11 输出 将
驱动 向上 至 第八 keys, 这个 是 抽样 用 这 sense 线条
输入 (s1-s8). 这 s1-s8 输入 是 使能 用 这 内部的
3-平台 scancounter.
这 控制 逻辑 接口 和 这 cdp1800-序列 i/o 和
定时 信号 至 establish 定时 和 状态 情况 为
这 cdp1871a.
这 tpb 输入 clocks 这 scancounters 和 是 也 使用 至
重置 这 数据 有 输出 (
D一个). 当 一个 有效的 keydown
情况 是 发现 在 一个 sense 线条, 这 控制 逻辑 inhib-
它的 这 时钟 至 这 scancounters 在 这 next 低-至-高 tran-
sition 的 tpb 和 这
D一个 输出 是 设置 低. 这 scancounter
输出 (c1 - c8) 代表 这 ascii 和 十六进制 关键 代号
和 是 使用 至 驱动 这 总线 0 - 总线 7 输出, 这个
接口 直接地 至 这 cdp1800-序列 数据 总线. 这 总线
0 - 总线 7 输出, 这个 是 正常情况下 三-陈述, 是
使能 用 解码 这 cs 输入 在 一个 cpu 输入
操作指南 (表格 2). 这 低-至-高 转变 的 tpb 在
这 输入 操作指南 resets 这
D一个 输出 高. once 这 DA
输出 有 被 重置, 它 不能 go 低 又一次 直到 这
呈现 关键 是 released 和 一个 新 keydown 情况 是
发现. (这个 阻止 unwanted 重复的 keycode 输出-
puts 这个 将 是 造成 用 快 软件 routines).
之后 这 depressed 关键 是 released 和 这 debounce 延迟
(决定 用 rx, cx) 有 occurred, 这 scan 时钟 inhibit
是 移除, 准许 这 scancounters 至 进步 在 这 fol-
lowing 高-至-低 transitions 的 tpb. 这个 提供 一个 n-关键
lockout 特性, 这个 阻止 这 entry 的 erroneous 代号
当 二 或者 更多 keys 是 pressed 同时发生地. 这 first
关键 pressed 在 这 scanning 顺序 是 公认的, 当 所有
其它 keys pressed 是 ignored 直到 这 first 关键 是 released
表格 4. hexidecimal 值 的 ascii characters
位
MSD
b7
00001111
b6 00110011
b5 01010101
b4 b3 b2 b1
十六进制
01234567
LSD
0000 0 NULDLESP 0 @ P \ p
0001 1 SOHDC1 ! 1 一个 Q 一个 q
0010 2 STXDC2 “ 2 B R b r
0011 3 ETXDC3# 3 C S c s
0100 4 EOTDC4$ 4 D T d t
0101 5 ENQNAK% 5 E U e u
0110 6 acksyn&放大; 6 F V f v
0111 7 BELETB / 7 G W g w
1000 8 BSCAN( 8 H X h x
1001 9 HTEM ) 9 I Y i y
1010 一个 LFSUB* : J Z j z
1011 B VTESC+ ; K [ k {
1100 C FFFS , < L \ l |
|
1101 D CRGS - = M ] m }
1110 E SORS . > N
↑
n~
1111 F SI 美国 / ? O - oDEL
cdp1871a, cdp1871ac
: 点此下载
