首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:220825
 
资料名称:CH7203
 
文件大小: 108.24K
   
说明
 
介绍:
MPEG to TV Encoder with 16-bit Input
 
 


: 点此下载
 
1
浏览型号CH7203的Datasheet PDF文件第2页
2
浏览型号CH7203的Datasheet PDF文件第3页
3
浏览型号CH7203的Datasheet PDF文件第4页
4
浏览型号CH7203的Datasheet PDF文件第5页
5
浏览型号CH7203的Datasheet PDF文件第6页
6
浏览型号CH7203的Datasheet PDF文件第7页
7
浏览型号CH7203的Datasheet PDF文件第8页
8
浏览型号CH7203的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
201-0000-031 rev 2.0, 6/2/99 1
CH7203
CHRONTEL
mpeg 至 tv encoder 和 16-位 输入
特性
输出至 ntsc, pal (b, d, g, h, i) 一个d pal-60
16-b它 ycrcb (4:2:2) input 表格
同时发生的 composite/s-video 输出s
triple 9-位 video dacs
27 mhz dac 运行 频率 排除
这 需要for 1/sinc(x) correction 过滤
Low-jitter phase-锁ed loop 电路系统 运算erates
使用 一个 低-费用 14.31818 mhz 结晶
40.5或者33.9MHzvideo decodercl ock output
16.934 或者 11.289 mhz 音频的 解码器 时钟 输出
13.5MHz一个nd27MHzvideo pixel cl ock outputs
优化 luminance 和 chrominance internal
filters 为 ntsc 和 pal
hsync* 一个d vsync* 输出
睡眠 模式
cmos technology 在44-p在 plcc
5v 单独的-供应 运作
Description
TheCH7203vi deoencodertegr一个tes 一个dual PLLclock
gener一个tor 一个nd一个digital nTsc/paLvideoencoder.
generating 所有essential 时钟signals为 mpeg
播放后面的, 和converting digital videoputs 至 也
ntsc 或者PALvideo信号, 这 ch7203是 一个 essential
组件 的 任何 低-费用 解决方案 为 video-cd
playback machines.
TheCH7203dual pllclock synthesizer generates 一个ll
clocks 和 定时 信号 从 一个 14.31818 mhz
涉及 crystal(看 应用便条19“Tuning
Clock outputs”f或者selection 一个nd tuning14.31818
MHz结晶).这 ch7203 发生 一个 40.5 或者33.9
mhz video 解码器 时钟, 13.5 mhz 和 27 mhz
video pixelclocks, 一个nd 一个16.934或者11.289MHz一个udio
解码器 时钟.定时 signals 从 这PLLs使用
至 generatethehoriztal 一个nd vertic一个l syncsignals
这个en能 运算erating the cH7203 在master mode.
这 全部地 数字al video encoder 是 管脚-可编程序的 至
generate 也 一个 525-line ntsc or 一个 625-线条 pal
兼容 video 信号. 它 也 特性 一个 逻辑
可选择的 sleepmode 这个turns the encoder off while
leaving both pll’srunning.
Figure 1:Functional block 图解
U
过滤
V
过滤
DAC
DAC
DAC
Σ
Σ
X
M
U
X
M
U
X
M
U
X
Y
过滤
BLANKING
COLO r-b URST
CO NTRO L
BLAN KING
H ,v 同步
GEN ERATO R
X
sin + cosine
发生器
ACLK
PCLK
Y
CVB S
C
Y[7:0],
IR EF
R设置AVDDVDD
AGNDGN D
XI xo/fin
MOD 0 MOD 1 FS
LINEAR
INTERPOLATO R
接口
PLL1
状态
机器
OSCPLL2
2XPCLK
直流 LK
H SYNC*
VSYNC*
16
9
9
9
CR SCRSEN*
c[7:0 ]
1/2
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com