CHRONTEL
CH7202
6 201-0000-030 rev 2.0,6/2/99
一般 描述
The cH7202是一个 fully 在teg评估solutionfor converting8-位 ycrcb(4:2:2) digital video在puts 在high-
qualityNTSCorPALvideo signals while generating所有 essential clocksignals为MPEGplayback.所有
essential 电路系统 为 th是 con版本一个d 时钟generation(双 pll’s, linear interpolator, digital 过滤,
NTSc/pal encoder, dac’s)是包含在 这 ch7202制造 它 一个 essential 组件 的任何 低-cost
解决方案 为 video-cd playback machines. 谈及 至 这 块 diagram 在 页 1 和 这 interface 图解 在
页 5.
Functional description
The encodedlum在一个ce (y) 一个dcolor-区别 (u,v) values是 interpolated一个d filtered throughdigital
filters 至minimize aliasingproblems. 这 filteredsignals go 至the digital encoder where they是 transformed
至 composite 和 s-video 输出puts, 和 然后 它们 是 转变 用 这 三 9-位 dacs 至 相似物 输出.
8-b它 ycrcb(4:2:2) input
y data和CrCb数据 是 multiplexed在至theCH7202throughthe yc[7:0] pins.Theorder的 the multiplexed
数据 是 determined用这 ycswap 和CbSwap 管脚s, 和是 关联 至这 horizontal sync p在. 谈及 至
Fi gure 5
在p一个ge7.
Clock/Data/synchronizati在 timing
这 ch7202 能 运作 在 either 主控 或者 从动装置 模式. 在 主控 模式, 它 供应 这 需要 clocks (1x,
2X,video system 一个ndaudi o)一个nd synchroniz一个tion (HSYNC* 一个ndVS YNC*)sign一个ls 至 otherbuil ding blocks 在
这 video 系统. 在 从动装置 模式, 这 2x pixel 时钟,hsync* 和 vsync* 变为输入至 这 ch7202,
和the remaining 时钟signals 是 安静的 output. the timingrelationships 是 shown 在
计算数量 6
和
7
在
页 8.
Video encoder模式s
结合体 的 这 二 signals mod0 和 mod1 选择 这 各种各样的tv signalformat 和 电源 节省
modes 一个s shown是低.
Tabl e3•VideoEncoderModes
Frequency select modes
这 频率 select 输入 fsaffects 这 直流lk 和 aclk 输出作 显示 在下.
fs = 1 (default) dclk =40.5 mhz, aclk = 16.934 mhz
fs = 0 dclk =33.9 mhz, 交流lk = 11.289MHz
MOD1 MOD0 video encoder 模式
11NTSC
10PAL
01pal-m
0 0 睡眠模式(encoder 的f, both plls运动)
: 点此下载
