CHRONTEL
CH7006C
4 201-0000-026rev 2.1, 8/2/99
表格 1. 管脚 描述
44-管脚
PLCC
44Pin
TQFP
类型 标识 描述
4-10,
12-13,
15-21
1,2,
3,4,
6,7,9,
10,11,
12,13,
14,15,
42,43,
44
在 d15-d0
数字的 pixel 输入
这些 管脚 接受 数字的 pixel 数据 streams 和 也 8, 12, 或者 16-位
多路复用 或者 16-位 非-多路复用 formats, 决定 用 这 输入
模式 设置 (看
寄存器 和 程序编制
部分). 输入 d0 - d7
是 使用 当 运行 在 8-位 多路复用 模式. 输入 d0 - d11
是 使用 当 运行 在 12-位 模式. 输入 d0 - d15 是 使用
当 运行 在 16-位 模式. 这 数据 结构 和 定时
sequence 为 各自 模式 是 描述 在 这 部分 在 数字的 输入
端口.
43 37 输出 p-输出
pixel 时钟 输出
这 ch7006, 运行 在 主控 模式, 提供 一个 pixel 数据 clocking
信号 至 这 vga 控制. 这个 时钟 将 仅有的 是 提供 在 主控
时钟 模式 和 将 是 触发-陈述 否则. 这个 管脚 提供 这 pixel
时钟 输出 信号 (可调整的 作 1x,2x 或者 3x) 至 这 vga 控制
(看 这 部分 在 数字的 video 接口, 寄存器 和 程序编制
为 更多 详细信息). 这 电容的 加载 在 这个 管脚 应当 是 保持 至 一个
最小.
1 39 在 XCLK
pixel 时钟 输入
至 运作 在 一个 pure 主控 模式, 这 p-输出 信号 应当 是
连接 至 这 xclk 输入 管脚. 至 运作 在 一个 pseudo-主控
模式, 这 p-输出 时钟 是 使用 作 一个 涉及 频率, 和 一个 信号
锁 至 这个 输出 (在 1x, 1/2x, 或者 1/3x 这 p-out frequency) 是 输入
至 这 xclk 管脚. 至 运作 在 从动装置 模式, 这 ch7006 accepts 一个
外部 pixel 时钟 输入 在 这个 管脚. 这 电容的 加载 在 这个 管脚
应当 是 保持 至 一个 最小.
3 41 在/输出 V
vertical 同步 输入/输出
这个 管脚 accepts 这 vertical 同步 信号 从 这 vga 控制, 或者
输出 一个 vertical 同步 至 这 vga 控制. 这 电容的 加载 在
这个 管脚 应当 保持 至 一个 最小.
2 40 在/输出 H
horizontal 同步 输入/输出
这个 管脚 accepts 这 horizontal 同步 从 这 vga 控制, 或者 输出
一个 horizontal 同步 至 这 vga 控制. 这 电容的 加载 在 这个
管脚 应当 是 保持 至 一个 最小.
41 35 在/输出 ds/bco
数据/开始 (输入) / 缓冲 时钟 (输出)
当 配置 作 一个 输入, 这 rising 边缘 的 这个 信号 identifies 这
第一 起作用的 pixel 的 数据 为 各自 起作用的 线条.
当 配置 作 一个 输出 这个 管脚 提供 一个 缓冲 时钟 输出.
这 输出 时钟 能 是 选择 使用 这 bco 寄存器 (17h) (看
寄存器 和 程序编制).
38 32 在 XI
结晶 输入
一个 并行的 resonance 14.31818 mhz (± 50 ppm) 结晶 应当 是
连结 在 xi 和 xo/fin. 不管怎样, 如果 一个 外部 cmos 时钟
是 连结 至 xo/fin, xi 应当 是 连接 至 地面.
39 33 在 xo/fin
结晶 输出 或者 外部 fref
一个 14.31818 mhz (± 50 ppm) 结晶 将 是 连结 在 xo/fin
和 xi. 一个 外部 cmos 兼容 时钟 能 是 连接 至
xo/fin 作 一个 alternative.
: 点此下载
