管脚 描述 和 相等的 电路
(持续)
管脚
非.
标识 相等的 电路
描述
22 V
RBS
涉及 Bottom 偏差 和 内部的 拉 向下
电阻. 短的 至 V
RB
至 自 偏差 这 涉及
ladder.
1OE
cmos/ttl 兼容 数字的 输入 那, 当 低,
使能 这 数字的 输出 的 这 adc1175. 当
高, 这 输出 是 在 一个 高 阻抗 状态.
12 CLK
cmos/ttl 兼容 数字的 时钟 输入. V
在
是
抽样 在 这 下落 边缘 的 CLK 输入.
3 thru
10
d0-d7
转换 数据 数字的 输出 管脚. D0 是 这 lsb,
D7 是 这 msb. 有效的 数据 是 输出 just 之后 这
rising 边缘 的 这 CLK 输入. 这些 管脚 是
使能 用 bringing 这 OE 管脚 低.
11, 13 DV
DD
积极的 数字的 供应 管脚. 连接 至 一个 clean, 安静
电压 源 的 +5v. AV
DD
和 DV
DD
应当 有
一个 一般 源 和 是 separately 绕过 和
一个 10µF 电容 和 一个 0.1µf 陶瓷的 碎片
电容. 看 部分 3.0 为 更多 信息.
2, 24 DV
SS
这 地面 返回 为 这 数字的 供应. AV
SS
和
DV
SS
应当 是 连接 一起 关闭 至 这
adc1175.
14,
15, 18
AV
DD
积极的 相似物 供应 管脚. 连接 至 一个 clean,
安静 电压 源 的 +5v. AV
DD
和 DV
DD
应当
有 一个 一般 源 和 是 separately 绕过
和 一个 10 µF 电容 和 一个 0.1 µF 陶瓷的 碎片
电容. 看 部分 3.0 为 更多 信息.
20, 21 AV
SS
这 地面 返回 为 这 相似物 供应. AV
SS
和
DV
SS
应当 是 连接 一起 关闭 至 这
ADC1175 包装.
ADC1175
www.国家的.com3