函数的 描述
(持续)
电压 Estimator 和 16 在 这 flash 转换器) 是 必需的
至 quantize 这 输入 至 6 位, instead 的 这 64 那 将 是
必需的 使用 一个 传统的 6-位 flash.
较早的 至 一个 转换, 这 样本/支撑 转变 是 关闭,
准许 这 电压 在 这 s/h 电容 至 追踪 这 输入
voitage. 转变 1 是 在 位置 1. 一个 转换 begins 用
opening 这 样本/支撑 转变 和 闭锁 这 输出 的
这 电压 estimator. 这 estimator 解码器 然后 选择
二 调整 banks 的 tap 点 aIong 这 MSB ladder.
这些 十六 tap 点 是 然后 连接 至 这 十六
flash 转换器. 为 exampie, 如果 这 输入 电压 是 在
5/16 和 7/16 的 V
REF
(v
REF
=V
REF+
−V
REF−
), 这 estimator
解码器 instructs 这 比较器 多路调制器 至 选择 这
十六 tap 点 在 2/8 和 4/8 (4/16 和 8/16) 的
V
REF
和 connects 它们 至 这 十六 flash 转换器. 这
第一 flash 转换 是 now 执行, producing 这 第一 6
MSBs 的 数据.
在 这个 要点, 电压 Estimator errors 作 大 作 1/16 的
V
REF
将 是 corrected 自从 这 flash 转换器 是 con-
nected 至 ladder 电压 那 扩展 在之外 这 范围
指定 用 这 电压 estimator. 为 例子, 如果
(7/16)v
REF
<
V
在
<
(9/16)v
REF
, 这 电压 Estimator’s
comparators 系 至 这 tap 点 在下 (9/16)v
REF
将
输出 “1”s (000111). 这个 是 解码 用 这 estimator de-
coder 至 “10”. 这 16 comparators 将 是 放置 在 这 MSB
ladder tap 点 在 (
3
⁄
8
)v
REF
和 (
5
⁄
8
)v
REF
. 这个 在-
lap 的 (1/16)v
REF
将 automatically cancel 一个 电压 estima-
tor 错误 的 向上 至 256 lsbs. 如果 这 第一 flash 转换
确定 那 这 输入 电压 是 在 (
3
⁄
8
)v
REF
和
((4/8)v
REF
− lsb/2), 这 电压 Estimator’s 输出 代号 将
是 corrected 用 subtracting “1”, 结果 在 一个 corrected 值
的 “01” 为 这 第一 二 msbs. 如果 这 第一 flash 转换
确定 那 这 输入 电压 是 在 (4/8)v
REF
−
lsb/2) 和 (
5
⁄
8
)v
REF
, 这 电压 estimator’s 输出 代号 是
不变.
这 结果 的 这 第一 flash 和 这 电压 Estimator’s
输出 是 给 至 这 工厂-编写程序 在-碎片 ee-
PROM 这个 returns 一个 纠正 代号 相应的 至 这
错误 的 这 MSB ladder 在 那 tap. 这个 代号 是 转变 至
一个 电压 用 这 纠正 dac. 至 发生 这 next 四
位, SW1 是 moved 至 位置 2, 所以 这 ladder 电压 和
这 纠正 电压 是 subtracted 从 这 输入 电压.
这 remainder 是 应用 至 这 十六 flash 转换器 和
对照的 和 这 16 tap 点 从 这 LSB ladder.
这 结果 的 这个 第二 转换 是 精确 至 10 位
和 describes 这 输入 remainder 作 一个 电压 在 二
tap 点 (v
H
和 V
L
) 在 这 LSB ladder. 至 resolve 这 last
二 位, 这 电压 横过 这 ladder 电阻 (在 V
H
和 V
L
) 是 分隔 向上 在 4 equal 部分 用 这 电容的
电压 分隔物, 显示 在
图示 5
. 这 分隔物 也 creates 6
LSBs 在下 V
L
和 6 LSBs 在之上 V
H
至 提供 overlap
使用 用 这 数字的 错误 纠正. SW1 是 moved 至 位置
3, 和 这 remainder 是 对照的 和 这些 16 新 volt-
ages. 这 输出 是 联合的 和 这 结果 的 这 电压
estimator, 第一 flash, 和 第二 flash 至 yield 这 最终 12-位
结果.
用 使用 这 一样 十六 comparators 为 所有 三 flash
conversions, 这 号码 的 comparators 需要 用 这
multi-步伐 转换器 是 significantly 减少 当 对照的
至 标准 multi-步伐 技巧.
产品 信息
1.0 模式 的 运作
这 ADC12662 有 二 接口 模式: 一个 中断/读
模式 和 一个 高 速 模式.
图示 1
和
2
显示 这
定时 图解 为 这些 接口.
在 顺序 至 clearly 显示 这 relationship 在 s/h, cs,
rd, 和 oe, 这 控制 逻辑 解码 部分 的 这
ADC12662 是 显示 在
图示 6
.
中断 接口
作 显示 在
图示 1
, 这 下落 边缘 的 s/h holds 这 输入
电压 和 initiates 一个 转换. 在 这 终止 的 这 变换器-
sion, 这 EOC 输出 变得 高 和 这 INT 输出 变得 低,
表明 那 这 转换 结果 是 latched 和 将 是
读 用 拉 RD 低. 这 下落 边缘 的 RD resets 这 INT
线条. 便条 那 CS 必须 是 低 至 使能 s/h 或者 rd.
高 速 接口
这 中断 接口 工作 好 在 更小的 speeds, 但是 few
微处理器 可以 保持 向上 和 这 1 µs 中断 那
将 是 发生 如果 这 ADC12662 是 运动 在 全部
速. 这 大多数 效率高的 接口 是 显示 在
图示 2
.
Here 这 输出 数据 是 总是 呈现 在 这 databus, 和
这 INT 至 RD 延迟 是 eliminated.
ADC12662
www.国家的.com13
: 点此下载
