管脚 描述 和 相等的 电路
管脚 非. 标识 相等的 电路 描述
相似物 i/o
15
2
V
在
A+
V
在
B+
非-反相的 相似物 信号 输入. 和 一个 2.0v 涉及
电压 各自 输入 信号 水平的 是 2.0 V
p-p
集中 在 V
CM
.
16
1
V
在
A−
V
在
B−
反相的 相似物 信号 输入. 和 一个 2.0v 涉及 电压
这 输入 信号 水平的 是 从 2.0 V
p-p
集中 在 V
CM
. 这个
管脚 将 是 连接 至 V
CM
为 单独的-结束 运作, 但是
一个 差别的 输入 信号 是 必需的 为 最好的 效能.
7V
REF
涉及 输入. 这个 管脚 应当 是 绕过 至 AGND 和
一个 0.1 µF 大而单一的 电容. V
REF
是 2.0v 名义上的 和
应当 是 在 1.0v 至 2.4v.
11 int/ext REF
V
REF
选择 管脚. 和 一个 逻辑 低 在 这个 管脚 这 内部的 2.0v
涉及 是 选择. 和 一个 逻辑 高 在 这个 管脚 一个 外部
涉及 电压 应当 是 应用 至 V
REF
输入 管脚 7.
13
5
V
RP
一个
V
RP
B
这些 管脚 是 高 阻抗 涉及 绕过 管脚 仅有的.
连接 一个 0.1 µF 电容 从 各自 的 这些 管脚 至 agnd.
做 不 连接 anything else 至 这些 管脚.
12
6
V
RN
一个
V
RN
B
14
4
V
RM
一个
V
RM
B
数字的 i/o
60 CLK
数字的 时钟 输入. 这 范围 的 发生率 为 这个 输入 是
100 kHz 至 50 MHz (典型) 和 有保证的 效能 在
40 mhz. 这 输入 是 抽样 在 这 rising 边缘 的 这个 输入.
22
41
OEA
OEB
OEA 和 OEB 是 这 输出 使能 管脚 那, 当 低,
使能 它们的 各自的 触发-状态 数据 输出 管脚. 当
也 的 这些 管脚 是 高, 这 相应的 输出 是 在 一个
高 阻抗 状态.
59 PD
PD 是 这 电源 向下 输入 管脚. 当 高, 这个 输入 puts
这 转换器 在 这 电源 向下 模式. 当 这个 管脚 是
低, 这 转换器 是 在 这 起作用的 模式.
21 的
输出 Format 管脚. 一个 逻辑 低 在 这个 管脚 导致 输出 数据
至 是 在 笔直地 二进制的. 一个 逻辑 高 在 这个 管脚 导致 这
输出 数据 至 是 在 2’s complement format.
ADC12D040
www.国家的.com 4
: 点此下载
