8
fn3084.5
测试
这 测试 管脚 serves 二 功能. 它 是 结合 至 这
内部 发生 数字的 供应 通过 一个 500
Ω
电阻.
因此 它 能 是 使用 作 这 负的 供应 为 externally
发生 段 驱动器 此类 作 decimal 点 或者 任何
其它 presentation 这 用户 将 want 至 包含 在 这 lcd
显示. 计算数量 6 和 7 显示 此类 一个 应用. 非 更多
比 一个 1ma 加载 应当 是 应用.
这 第二 函数 是 一个 “lamp test”. 当 测试 是 牵引的
高 (至 v+) 所有 部分 将 是 转变 在 和 这 显示
应当 读 “-1888”. 这 测试管脚 将 下沉 关于 10ma
下面 这些 情况.
提醒: 在 这 lamp 测试 模式, 这 部分 有 一个 常量 直流 volt-
age (非 正方形的-波) 和 将 烧 这 lcd 显示 如果 left 在 这个 模式 为
一些 分钟.
数字的 部分
图示 8 显示 这 数字的 部分 为 这 icl7126. 一个 内部的
数字的 地面 是 发生 从 一个 6v 齐纳 二极管 和 一个 大
p-频道 源 追随着. 这个 供应 是 制造 stiff 至 absorb
这 相关的 大 电容的 电流 当 这 后面的 平面 (bp)
电压 是 切换. 这 bp 频率 是 这 时钟 频率
分隔 用 800. 为 三 readings/第二 这个 是 一个 60hz
正方形的 波 和 一个 名义上的 amplitude 的 5v. 这 部分 是
驱动 在 这 一样 频率 和 振幅 和 是 在 阶段
和 bp 当 止, 但是 输出 的 阶段 当 在. 在 所有 具体情况
negligible 直流 电压 exists 横过 这 部分. 这 极性
indication 是 “on” 为 负的 analog 输入. 如果 在 lo 和 在 hi
是 使反转, 这个 indication 能 是 使反转 也, 如果 desired.
系统 定时
图示 9 显示 这 clocking arrangement 使用 在 这
icl7126. 二 基本 clocking arrangements 能 是 使用:
图示 9a, 一个 外部 振荡器 连接 至 管脚 40.
图示 9b, 一个 r-c 振荡器 使用 所有 三 管脚.
这 振荡器 频率 是 分隔 用 四 在之前 它 clocks 这
decade counters. 它 是 然后 更远 分隔 至 表格 这 三
转变-循环 阶段. 这些 是信号 合并(1000 counts),
涉及 de-合并 (0 至 2000 counts) 和 自动-零 (1000
至 3000 counts). 为 信号 较少 比 全部-规模, 自动-零 gets
这 unused portion 的 涉及 de-合并. 这个 制造 一个
完全 measure 循环 的 4,000 counts (16,000 时钟 脉冲)
独立 的 输入 电压. 为 三 readings/第二, 一个
振荡器 频率 的 48khz 将 是 使用.
至 达到 最大 拒绝 的 60hz pickup, 这 信号
合并 循环 应当 是 一个 多样的 的 60hz. 振荡器
发生率 的 60khz, 48khz, 40khz, 33
1
/
3
khz, 等 应当
是 选择. 为 50hz rejecti在, 振荡器 发生率 的
66
2
/
3
khz, 50khz, 40khz, 等 将 是 合适的. 便条 那
40khz (2.5 readings/秒.) will reject 两个都 50hz 和 60hz
(也 400hz 和 440hz).
ICL7126
V+
BP
测试
21
37
至 lcd
BACKPLANE
至 lcd
DECIMAL
要点
1M
Ω
ICL7126
V+
BP
测试
DECIMAL
要点
选择
CD4030
地
V+
至 lcd
DECIMAL
点
v+ = dp 在
地 = dp 止
图示 7. 独有的 ‘or’ 门 为
decimal 要点 驱动
ICL7126
图示 6. 简单的 反相器 为 fixed
decimal 要点
: 点此下载
