AD9956
rev. 0 | 页 8 的 32
参数 最小值 典型值 最大值 单位 测试 情况/comments
总的 系统 jitter 和 阶段 噪音 为
105.33 mhz 模数转换器 时钟 一代 电路
看 这 循环 度量 condi-
tions 部分
转换器 限制的 jitter 0.53 ps rms
resultant snr 67 dB
阶段 噪音 的 基本的
@ 10 hz 补偿 −75 dbc/hz
@ 100 hz 补偿 −87 dbc/hz
@ 1 khz 补偿 −93 dbc/hz
@ 10 khz 补偿 −105 dbc/hz
@ 100 khz 补偿 −145 dbc/hz
@ ≥1 mhz 补偿 −152 dbc/hz
1
这 输入 阻抗 的 这 refclk 输入 是 1500 Ω. 不管怎样, 在 顺序 至 提供 相一致ing 在 这 时钟 线条, 一个 外部 50 Ω load 是 使用.
2
驱动 这 pllref 输入 缓存区, 这 结晶 振荡器 部分 的 这个 输入 平台 执行 向上 至 仅有的 30 mhz.
3
这 承担 打气 输出 遵从 范围 是 functionally 0.2 v 至 (cp_vdd − 0.2 v). 这 值 列表 here 是 这 遵从 range 为 5% 相一致.
4
量过的 作 顶峰-至-顶峰 从 drv 至
DRV
.
5
为 一个 4.02 kΩ 电阻 从 drv_rset 至 地.
6
假设 一个 1 毫安 加载.
7
i/o_更新/ps<2:0> 是 发现用 这 ad9956 同步的 至 这 rising 边缘 的同步_clk. 各自 latency 度量 是 从 这第一 同步_clk rising 边缘
之后 这 i/o_更新/ps<2:0> 状态 改变.