CS4391-KZ_集成电路资料查询网

CS4391
8 DS335PP3
切换 特性 - pcm 模式
(t
一个
= -10 至 70
° c; vl = 5.5 至 1.8 伏特;
输入: 逻辑 0 = 0 v, 逻辑 1 = vl, cl = 20 pf)
注释: 22. 这个 串行 时钟 是 有 仅有的 在 控制 端口 模式 当 这 mclk 分隔 位 是 使能.
参数 标识 最小值 典型值 最大值 单位
输入 样本 比率 Fs 4 - 200 kHz
lrck 职责 循环 45 50 55 %
mclk 职责 循环 405060%
sclk 频率
-
-mclk/2hz
sclk 频率 便条 22
-
-mclk/4hz
sclk rising 至 lrck 边缘 延迟 t
slrd
20 - - ns
sclk rising 至 lrck 边缘 建制 时间 t
slrs
20 - - ns
sdata 有效的 至 sclk rising 建制 时间 t
sdlrs
20 - - ns
sclk rising 至 sdata 支撑 时间 t
sdh
20 - - ns
slrs
t
slrd
t
sdlrs
t
sdh
t
SDATA
SCLK
LRCK
图示 1.  串行 模式 输入 定时

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

CS4391 8 DS335PP3 切换特性 - pcm 模式 (t 一个 = -10 至 70 ° c; vl = 5.5 至 1.8 伏特; 输入: 逻辑 0 = 0 v, 逻辑 1 = vl, cl = 20 pf) 注释: 22. 这个串行时钟是有仅有的在控制端口模式当这 mclk 分隔位是使能. 参数标识最小值典型值最大值单位输入样本比率 Fs 4 - 200 kHz lrck 职责循环 45 50 55 % mclk 职责循环 405060% sclk 频率 - -mclk/2hz sclk 频率便条 22 - -mclk/4hz sclk rising 至 lrck 边缘延迟 t slrd 20 - - ns sclk rising 至 lrck 边缘建制时间 t slrs 20 - - ns sdata 有效的至 sclk rising 建制时间 t sdlrs 20 - - ns sclk rising 至 sdata 支撑时间 t sdh 20 - - ns slrs t slrd t sdlrs t sdh t SDATA SCLK LRCK 图示 1. 串行模式输入定时

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com