初步的
www.fairchildsemi.com 2
74VCX32245
连接 图解
(顶 thru 视图)
真实 tables
H
=
高 电压 水平的
L
=
低 电压 水平的
X
=
不重要 (高 或者 低, 输入 和 i/o’s 将 不 float)
Z
=
高 阻抗
管脚 描述
fbga 管脚 assignments
逻辑 图解
输入
输出
OE
1
t/r
1
L L 总线 b
0
–
B
7
数据 至 总线 一个
0
–
一个
7
L H 总线 一个
0
–
一个
7
数据 至 总线 b
0
–
B
7
H X 高 z 状态 在 一个
0
–
一个
7
, b
0
–
B
7
输入
输出
OE
2
t/r
2
llbus b
8
–
B
15
数据 至 总线 一个
8
–
一个
15
L H 总线 一个
8
–
一个
15
数据 至 总线 b
8
–
B
15
H X 高 z 状态 在 一个
8
–
一个
15
, b
8
–
B
15
输入
输出
OE
3
t/r
3
L L 总线 b
16
–
B
23
数据 至 总线 一个
16
–
一个
23
L H 总线 一个
16
–
一个
23
数据 至 总线 b
16
–
B
23
H X 高 z 状态 在 一个
16
–
一个
23
, b
16
–
B
23
输入
输出
OE
4
t/r
4
L L 总线 b
24
–
B
31
数据 至 总线 一个
24
–
一个
31
L H 总线 一个
24
–
一个
31
数据 至 总线 b
24
–
B
31
H X 高 z 状态 在 一个
24
–
一个
31
, b
24
–
B
31
管脚 names 描述
OE
n
输出 使能 输入 (起作用的 低)
t/r
n
transmit/receive 输入
一个
0
–
一个
31
一侧 一个 输入 或者 3-状态 输出
B
0
–
B
31
一侧 b 输入 或者 3-状态 输出
123456
一个
B
1
B
0
t/r
1
OE
1
一个
0
一个
1
B
B
3
B
2
地 地 一个
2
一个
3
C
B
5
B
4
V
CC
V
CC
一个
4
一个
5
D
B
7
B
6
地 地 一个
6
一个
7
E
B
9
B
8
地 地 一个
8
一个
9
F
B
11
B
10
V
CC
V
CC
一个
10
一个
11
G
B
13
B
12
地 地 一个
12
一个
13
H
B
14
B
15
t/r
2
OE
2
一个
15
一个
14
J
B
17
B
16
t/r
3
OE
3
一个
16
一个
17
K
B
19
B
18
地 地 一个
18
一个
19
L
B
21
B
20
V
CC
V
CC
一个
20
一个
21
M
B
23
B
22
地 地 一个
22
一个
23
N
B
25
B
24
地 地 一个
24
一个
25
P
B
27
B
26
V
CC
V
CC
一个
26
一个
27
R
B
29
B
28
地 地 一个
28
一个
29
T
B
30
B
31
t/r
4
OE
4
一个
31
一个
30