CXD2721Q-1_集成电路资料查询网

– 7 –
cxd2721q-1
交流 特性
(avd0 至 6 = v
DD
0 至 6 = 4.5v 至 5.25v, avs0 至 6 = v
SS
0 至 8 = 0v, ta = –20 至 +75°c)
串行 音频的 接口 定时
[slave mode]
0.7v
DD
t
SLR
0.3v
DD
t
HLR
0.7v
DD
0.3v
DD
0.7v
DD
0.3v
DD
t
HSI
t
SSI
t
DSSO
BCK
SI
所以
LRCK
BCK
所以
LRCK
t
DLR
t
DMSO
[master mode]
Item
si 建制 时间
si 支撑 时间
所以 延迟 时间
lrck 建制 时间
lrck 支撑 时间
lrck 延迟 时间
所以 延迟 时间
从动装置 模式
从动装置 模式
从动装置 模式, cl = 60pf
从动装置 模式
从动装置 模式
主控 模式, cl = 120pf
主控 模式, cl = 60pf
20
40
20
40
50
50
100
ns
ns
ns
ns
ns
ns
ns
t
SSI
t
HSI
t
DSSO
t
SLR
t
HLR
t
DLR
t
DMSO
标识 情况 最小值 最大值 单位

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

– 7 – cxd2721q-1 交流特性 (avd0 至 6 = v DD 0 至 6 = 4.5v 至 5.25v, avs0 至 6 = v SS 0 至 8 = 0v, ta = –20 至 +75°c) 串行音频的接口定时 [slave mode] 0.7v DD t SLR 0.3v DD t HLR 0.7v DD 0.3v DD 0.7v DD 0.3v DD t HSI t SSI t DSSO BCK SI 所以 LRCK BCK 所以 LRCK t DLR t DMSO [master mode] Item si 建制时间 si 支撑时间所以延迟时间 lrck 建制时间 lrck 支撑时间 lrck 延迟时间所以延迟时间从动装置模式从动装置模式从动装置模式, cl = 60pf 从动装置模式从动装置模式主控模式, cl = 120pf 主控模式, cl = 60pf 20 40 20 40 50 50 100 ns ns ns ns ns ns ns t SSI t HSI t DSSO t SLR t HLR t DLR t DMSO 标识情况最小值最大值单位

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com