CY2280
文档 #: 38-07207 rev. *a 页 2 的 12
管脚 summary
名字 管脚 描述
V
DDPCI
15, 9 3.3v 数字的 电压 供应 为 pci clocks
V
DDUSB
21 3.3v 数字的 电压 供应 为 usb clocks
V
DDREF
48 3.3v 数字的 电压 供应 为 ref clocks
V
DDAPIC
46 2.5v 数字的 电压 供应 为 apic clocks
V
DDCPU
41, 37 2.5v 数字的 电压 供应 为 cpu clocks
AV
DD
33, 19 相似物 电压 供应, 3.3v
V
SS
3, 6, 12, 18, 20, 24, 32, 34, 38, 43 地面
XTALIN
[1]
4 涉及 结晶 输入
XTALOUT
[1]
5 涉及 结晶 反馈
pci_停止 31 起作用的 低 控制 输入 至 停止 pci clocks
cpu_停止 30 起作用的 低 控制 输入 至 停止 cpu clocks
pwr_dwn 29 起作用的 低 控制 输入 至 电源 向下 设备
sel_ss 28 展开 spectrum 选择 输入 (-11s 和 -21s 选项)
n/c 28 展开 spectrum 选择 输入 (-1 选项)
SEL0 27 cpu 频率 选择 输入, 位 0 (看 函数 表格)
SEL1 26 cpu 频率 选择 输入, 位 1 (看 函数 表格)
SEL100 25 cpu 频率 选择 输入, 选择 在 100 mhz 和 66.6 mhz
(看 函数 表格)
cpuclk[0:3] 40, 39, 36, 35 cpu 时钟 输出
pciclk[1:7] 8, 10, 11, 13, 14, 16, 17 pci 时钟 输出, 在 一个-half 或者 一个-第三 这 cpu 频率 的 66.6 mhz
或者 100 mhz 各自
pciclk_f 7 自由-运动 pci 时钟 输出
apic[0:1] 45, 44 apic 时钟 输出
ref[0:2] 1, 2, 47 3.3v 涉及 时钟 输出
usbclk[0:1] 22, 23 usb 时钟 输出
保留 42 保留
便条:
1. 为 最好的 精度, 使用 一个 并行的-resonant 结晶, c
加载
= 18 pf.
管脚 配置
1
2
3
4
5
6
7
8
9
10
11
12
33
32
31
30
29
25
26
27
28
36
35
REF0
34
13
14
15
16
17
18
19
20
21
22
23
24
45
44
43
42
41
37
38
39
40
48
47
46
REF1
V
SS
XTALIN
XTALOUT
pciclk_f
V
SS
PCICLK1
PCICLK2
V
DDPCI
PCICLK3
V
SS
PCICLK4
V
DDPCI
PCICLK5
PCICLK7
V
SS
AV
DD
V
SS
V
DDUSB
USBCLK0
USBCLK1
V
SS
V
DDREF
REF2
V
DDAPIC
APIC0
APIC1
V
SS
保留
V
DDCPU
CPUCLK0
CPUCLK1
V
SS
V
DDCPU
CPUCLK2
CPUCLK3
V
SS
AV
DD
pci_停止
pwr_dwn
n/c
SEL0
SEL1
SEL100
cpu_停止
V
SS
PCICLK6
1
2
3
4
5
6
7
8
9
10
11
12
33
32
31
30
29
25
26
27
28
36
35
REF0
34
13
14
15
16
17
18
19
20
21
22
23
24
45
44
43
42
41
37
38
39
40
48
47
46
REF1
V
SS
XTALIN
XTALOUT
pciclk_f
V
SS
PCICLK1
PCICLK2
V
DDPCI
PCICLK3
V
SS
PCICLK4
V
DDPCI
PCICLK5
PCICLK7
V
SS
AV
DD
V
SS
V
DDUSB
USBCLK0
USBCLK1
V
SS
V
DDREF
REF2
V
DDAPIC
APIC0
APIC1
V
SS
保留
V
DDCPU
CPUCLK0
CPUCLK1
V
SS
V
DDCPU
CPUCLK2
CPUCLK3
V
SS
AV
DD
pci_停止
pwr_dwn
sel_ss
SEL0
SEL1
SEL100
cpu_停止
V
SS
PCICLK6
cy2280-1
cy2280-11s
cy2280-21s
48-管脚 ssop (顶 视图)
48-管脚 ssop (顶 视图)