CY22392
文档 #: 38-07013 rev. *d 页 3 的 8
运作
这 cy22392 是 一个 upgrade 至 这 存在 cy2292. 这 新
设备 有 一个 wider 频率 范围, 更好 flexibility,
改进 效能, 和 incorporates 许多 特性 那
减少 pll 敏锐的 至外部 系统 issues.
这 设备 有 三 plls 这个, 当 联合的 和 这
涉及, 准许 向上 至 四 独立 发生率 至 是
输出 在 向上 至 六 管脚. 这些 三 plls 是 完全地
可编程序的.
configurable plls
pll1 发生 一个 频率 那 是 equal 至 这 涉及
分隔 用 一个 8-位 分隔物 (q) 和 multiplied 用 一个 11-位
分隔物 在 这 pll 反馈 循环(p). 这 输出 的 pll1 是 sent
至 这 crosspoint 转变. 这 输出 的 pll1 是 也 sent 至 一个
/2, /3, 或者 /4 同步的 邮递-divider 那 是 输出 通过
clke. 这 频率 的 pll1 能 是 changed 用 外部
cmos 输入, s0, s1, s2. 看 这 下列的 部分 在
一般-目的 输入 为 更多 详细信息.
pll2 发生 一个 频率 那 是 equal 至 这 涉及
分隔 用 一个 8-位 分隔物 (q) 和 multiplied 用 一个 11-位
分隔物 在 这 pll 反馈 循环(p). 这 输出 的 pll2 是 sent
至 这 crosspoint 转变.
pll3 发生 一个 频率 那 是 equal 至 这 涉及
分隔 用 一个 8-位 分隔物 (q) 和 multiplied 用 一个 11-位
分隔物 在 这 pll 反馈 循环(p). 这 输出 的 pll3 是 sent
至 这 交叉-要点 转变.
一般-目的 输入
s0, s1, 和 s2 是 一般-目的 输入 那 能 是
编写程序 至 准许 为 第八 不同的 频率 settings.
选项 那 将 是 转变ed 和 这些 一般 目的
输入 是 作 跟随; 这 frequency 的 pll1, 这 输出 分隔物
的 clkb, 和 这 输出 分隔物 的 clka.
clka 和 clkb 两个都 有 7-位 dividers 那 要点 至 一个 的
二 可编程序的 settings (寄存器 0 和 寄存器 1). 两个都
clocks share 一个 单独的 寄存器 control, 所以 两个都 必须 是 设置 至
寄存器 0, 或者 两个都 必须 是 设置 至 寄存器 1.
为 例子: 这 部分 将 是 编写程序 至 使用 s0, s1, 和
s2 (0,0,0 至 1,1,1) 至 控制 第八 不同的 值 的 p 和 q
在 pll1. 为 各自 pll1 p 和 q 设置, 一个 的 这 二 clka
和 clkb 分隔物 寄存器 能 是 选择. 任何 分隔物 改变
作 一个 结果 的 切换 s0, s1, 或者 s2 是 有保证的 至 是 glitch
自由.
结晶 输入
这 输入 结晶 振荡器 是 一个重要的 feature 的 这个 设备
因为 的 它的 flexibility 和 效能 特性.
这 振荡器 反相器 有 可编程序的 驱动 力量. 这个
准许 为 最大 compatibility 和 crystals 从 各种各样的
manufacturers, 处理, performances, 和 qualities.
这 输入 加载 电容 是 放置 在-消逝 至 减少 外部
组件 费用. 这些 电容 是 真实 并行的-加设护板
电容 为 过激-直线的 效能. 这些 是 选择 至
减少 这 频率 变换 那 occurs 当 非-直线的 加载
电容 interacts 和 加载, 偏差, 供应, 和 温度
改变. 非-直线的 (场效应晶体管 门)结晶 加载 电容 应当
不 是 使用 为 mpeg, pots dial 声调, communications, 或者
其它 产品 那 是 敏感的 至 绝对 频率
(所需的)东西.
这 值 的 这 加载 电容 是 决定 用 六 位 在 一个
可编程序的 寄存器. 这 加载 电容 能 是 设置 和
一个 决议 的 0.375 pf 为 一个 总的 结晶 加载 范围 的 6 pF
至 30 pf.
为 驱动 时钟 输入 这 输入 加载 电容 将 是
完全地 绕过. 这个 使能 这 时钟 碎片 至 接受
驱动 频率 输入 向上 至 166 mhz. 如果 这 应用
需要 一个 驱动 输入, 然后 xtalout 必须 是 left floating.
输出 配置
下面 正常的 运作 那里 are 四 内部的 频率
来源 那 将 是 routed 通过 一个 可编程序的 crosspoint
转变 至 任何 的 这 四 programmable 7-位 输出 dividers.
这 四 来源 是: 涉及, pll1, pll2, 和 pll3. 在
增加, 许多 输出 有 一个 唯一的 能力 为 甚至
更好 flexibility. 这 下列的是 一个 描述 的 各自 输出.
clka’s 输出 originates 从这 crosspoint 转变 和 变得
通过 一个 可编程序的 7-位 邮递 分隔物. 这 7-位 邮递
分隔物 derives 它的 值 from 一个 的 二 可编程序的
寄存器. 各自 的 这 第八 可能 结合体 的 s0, s1,
s2 控制 这个 的 这 二 programmable 寄存器 是 承载
在 clka’s 7-位 邮递 分隔物. 看 这 部分
“general-目的 inputs”为 更多 信息.
clkb’s 输出 originates 从 这 crosspoint 转变 和 变得
通过 一个 可编程序的 7-位 邮递 分隔物. 这 7-位 邮递
分隔物 derives 它的 值 from 一个 的 二 可编程序的
寄存器. 各自 的 这 第八 可能 结合体 的 s0, s1,
和 s2 控制 这个 的 这 二 可编程序的 寄存器 是
承载 在 clka’s 7-位 邮递 分隔物. 看 这 部分
“general-purpose” 输入 为 更多 信息.
clkc’s 输出 originates 从这 crosspoint 转变 和 变得
通过 一个 可编程序的 7-位 邮递 分隔物. 这 7-位 邮递
分隔物 derives 它的 值 从 一个 可编程序的 寄存器.
clkd’s 输出 originates 从这 crosspoint 转变 和 变得
通过 一个 可编程序的 7-位 邮递 分隔物. 这 7-位 邮递
分隔物 derives 它的 值 从 一个 可编程序的 寄存器.
clke’s 输出 originates 从 pll1 和 变得 通过 一个 邮递
分隔物 那 将 是 编写程序 至 /2, /3, 或者 /4.
xbuf 是 simply 这 缓冲 涉及.
这 时钟 输出 有 被 设计 至 驱动 一个 单独的 要点
加载 和 一个 总的 lumped 加载 电容 的 15 pf. 当
驱动 多样的 负载 是 可能 和 这 恰当的 末端 它
是 一般地 不 推荐.
电源 节省 特性
这 关闭
/oe 输入 三-states 这 输出 当
牵引的 低. 如果 系统 关闭 是 使能, 一个 低 在 这个 管脚
也 shuts 止 这 plls, counters, 这 涉及 振荡器, 和
所有 其它 起作用的 组件. 这 结果 电流 在 这 v
DD
管脚 将 是 较少 比 5
µ
一个 (典型). 之后 leaving 关闭
模式, 这 plls 将 有 至 relock.
这 s2/suspend
输入 能 是 配置 至 shut 向下 一个
customizable 设置 的 输出 和/或者 plls, 当 低. 所有 plls
和 任何 的 这 输出 能 是 shut 止 在 nearly 任何 combi-
nation. 这 仅有的 限制 是 那 如果 一个 pll 是 shut 止, 所有 输出
获得 从 它 必须 也 是 shut 止. suspending 一个 pll shuts
止 所有 有关联的 逻辑, 当 suspending 一个 输出 simply
forces 一个 三-状态 情况.
: 点此下载
