CY2291
9
切换 特性, 工业的 5.0v
参数 名字 描述 最小值 典型值 最大值 单位
t
1
输出 时期 时钟 输出 范围,
5v 运作
CY2291I 11.1
(90 mhz)
13000
(76.923 khz)
ns
CY2291FI 12.5
(80 mhz)
13000
(76.923 khz)
ns
输出 职责
循环
[11]
职责 循环 为 输出, 定义 作 t
2
÷
t
1
[12]
f
输出
>66 mhz
40% 50% 60%
职责 循环 为 输出, 定义 作 t
2
÷
t
1
[12]
f
输出
< 66 mhz
45% 50% 55%
t
3
上升 时间 输出 时钟 上升 时间
[13]
35ns
t
4
下降 时间 输出 时钟 下降 时间
[13]
2.54ns
t
5
输出 使不能运转
时间
时间 为 输出 至 enter 三-状态 模式 之后
关闭
/oe 变得 低
10 15 ns
t
6
输出 使能
时间
时间 为 输出 至 leave 三-状态 模式 之后
关闭
/oe 变得 高
10 15 ns
t
7
Skew skew 延迟 在 任何 完全同样的 或者 related
输出
[3, 12, 15]
< 0.25 0.5 ns
t
8
cpuclk 回转 频率 转变 比率 1.0 20.0 mhz/
ms
t
9A
时钟 jitter
[14]
顶峰-至-顶峰 时期 jitter (t
9A
最大值
–
t
9A
最小值.),
% 的 时钟 时期 (f
输出
<4 mhz)
<0.5 1 %
t
9B
时钟 jitter
[14]
顶峰-至-顶峰 时期 jitter (t
9B
最大值
–
t
9B
最小值.)
(4 mhz <
f
输出
<16 mhz)
<0.7 1 ns
t
9C
时钟 jitter
[14]
顶峰-至-顶峰 时期 jitter
(16 mhz < f
输出
<
50 mhz)
<400 500 ps
t
9D
时钟 jitter
[14]
顶峰-至-顶峰 时期 jitter
(f
输出
> 50 mhz)
<250 350 ps
t
10A
锁 时间 为
CPLL
锁 时间 从 电源-向上 <25 50 ms
t
10B
锁 时间 为
upll 和 spll
锁 时间 从 电源-向上 <0.25 1 ms
回转 限制 cpu pll 回转 限制 CY2291I 8 90 MHz
CY2291FI 8 80 MHz
: 点此下载
