初步的 产品 信息
这个 文档 包含 信息 为 一个 新 产品.
cirrus 逻辑 reserves 这 正确的 至modify 这个 product 没有 注意.
1
版权
©
cirrus 逻辑, 公司 2005
(所有 权利 保留)
http://www.cirrus.com
CS8421
32-位, 192 khz 异步的 样本 比率 转换器
特性
z
175 db 动态 范围
z
–140 db thd+n
z
非 程序编制 必需的
z
非 外部 master 时钟 必需的
z
支持 样本 比率 向上 至 211 kHz
z
输入/输出 样本 比率 ratios 从 7.5:1
至 1:8
z
主控 时钟 支持 为 128 x f
s
, 256 x f
s
,
384 x f
s
, 和 512 x f
s
(主控 模式)
z
16, 20, 24, 或者 32-位 数据 i/o
z
32-位 内部的 信号 处理
z
dither automatically 应用 和 scaled 至
输出 决议
z
有伸缩性的 3-线 串行数字的 音频的 输入 和
输出 端口
z
主控 和 从动装置 模式为
B
oth 输入 和
输出
z
绕过 模式
z
时间 分隔 multiplexing (tdm) 模式
z
attenuates 时钟 jitter
z
多样的 部分 输出s 是 阶段 matched
z
直线的 阶段 fir 过滤
z
自动 软 沉默的/unmute
z
+2.5 v 数字的 供应 (vd)
z
+3.3 v 或者 5.0 v 数字的 接口 (vl)
z
空间 节省 20-管脚 tssop 和 qfn
包装
I
串行
音频的
输入
时间
Varying
数字的
过滤
绕过
数字的
PLL
时钟
发生器
ILRCK
ISCLK
SDIN
同步 信息
数据
串行
音频的
输出
OLRCK
OSCLK
SDOUT
XTI XTO
src_unlock
2.5 v (vd) 地
RST
同步 信息
数据
数据
水平的 翻译
tdm_在
ms_sel
SAIF
SAOF
串行
端口
模式
解码器
水平的 翻译
水平的 翻译
mclk_输出
3.3 v 或者 5.0 v (vl)
jan ‘05
DS641PP1
: 点此下载
