rev. 0
ad5332/ad5333/ad5342/ad5343
–
14
–
并行的 接口
这 ad5332, ad5333, 和 ad5342 加载 它们的 数据 作 一个 单独的
8-, 10-, 或者 12-位 文字, 当 这 ad5343 负载 数据 作 一个 低
字节 的 8 位 和 一个 高 字节 containing 4 位.
翻倍-缓冲 接口
这 ad5332/ad5333/ad5342/ad5343 dacs 所有 有 翻倍-
缓冲 接口 consisting 的 一个 输入 寄存器和 一个 dac
寄存器. dac 数据,buf,和 增益 输入 是 写 至 这
输入 寄存器 下面 控制 的 这 碎片 选择 (
CS
) 和 写
(
WR
).
进入 至 这 dac 寄存器 是 控制 用 这
LDAC
函数.
当
LDAC
是 高, 这 dac 寄存器 是 latched 和 这 输入
寄存器 将 改变 状态 没有 影响 这 内容 的 这
dac 寄存器. 不管怎样, 当
LDAC
是 brought 低, 这 dac
寄存器 变为 transparent 和 这 内容 的 这 输入
register 是 transferred 至 它. 这 增益 和 缓存区 控制 信号
是 也 翻倍-缓冲 和 是 仅有的 updated 当
LDAC
是
带去 低.
这个 是 有用的 如果 这 用户 需要 同时发生的 updating 的 所有
dacs 和 peripherals. 这 用户 将 写 至 两个都 输入 regis-
ters individually 和 然后, 用 pulsing 这
LDAC
输入 低, 两个都
输出 将 更新 同时发生地.
翻倍-buffering 是 也 有用的 在哪里 这 dac 数据 是 承载 在
二 字节, 作 在 这 ad5343, 因为 它 准许 这 全部的数据
文字 至 是 聚集 在 并行的 在之前 updating 这 dac 寄存器.
这个 阻止 spurious 输出 那 可以 出现 如果 这 dac
寄存器 是 updated 和 仅有的 这 高 字节 或者 这 低 字节.
这些 部分 包含 一个 extra 特性 凭此 这 dac 寄存器
是 不 updated 除非 它的 输入 寄存器 有 被 updated 自从
这 last 时间 那
LDAC
是 brought 低. 正常情况下, 当
LDAC
是 brought 低, 这 dac 寄存器 是 filled 和 这
内容 的 这 输入 寄存器. 在 这 情况 的 这 ad5332/
ad5333/ad5342/ad5343, 这 部分 将 仅有的 更新 这 dac
寄存器 如果 这 输入 寄存器 有 被 changed 自从 这 last
时间 这 dac 寄存器 是 updated. 这个 removes unnecessary
串扰.
clear 输入 (
CLR
)
CLR
是 一个 起作用的 低, 异步的 clear 那 resets 这 输入 和
dac 寄存器.
碎片 选择 输入 (
CS
)
CS
是 一个 起作用的 低 输入 那 选择 这 设备.
写 输入 (
WR
)
WR
是 一个 起作用的 低 输入 那 控制 writing 的 数据 至 这
设备. 数据 是 latched 在 这 输入 寄存器 在 这 rising 边缘
的
WR
.
加载 dac 输入 (
LDAC
)
LDAC
transfers 数据 从 这 输入 寄存器 至 这 dac寄存器
(和 hence updates 这 输出). 使用 的 这
LDAC
函数 enables
翻倍 buffering 的 这 dac 数据, 增益 和 buf. 那里 是
二
LDAC
模式:
同步的 模式
: 在 这个 模式 这 dac 寄存器 是 updated
之后 新 数据 是 读 在 在 这 rising 边缘 的 这
WR
输入.
LDAC
能 是 系 permanently 低 或者 搏动 作 在 图示 1.
异步的 模式
: 在 这个 模式 这 输出 是 不 向上dated
在 这 一样 时间 那 这 输入 寄存器 是 写 至. 当
LDAC
变得 低 这 dac 寄存器 是 updated 和 这 内容 的 这
输入 寄存器.
电阻 string
这 电阻 string 部分 是 显示 在 图示 29. 它 是 simply 一个
string 的 电阻器, 各自 的 值 r. 这 数字的 代号 承载 至
这 dac 寄存器 确定 在 what node 在 这 string 这
电压 是 抽头的 止 至 是 喂养 在 这 输出 amplifier. 这
电压 是 抽头的 止 用 closing 一个 的 这 switches 连接
这 string 至 这 amplifier.因为 它 是 一个 string 的 电阻器, 它
是 有保证的monotonic.
至 输出
放大器
R
R
R
R
R
V
REF
图示 29. 电阻 string
dac 涉及 输入
这 dacs 运作 和 一个 外部 涉及. 这 ad5332,
ad5333, 和 ad5342 有 独立的 涉及 输入 为 各自
dac, 当 这 ad5343 有 一个 单独的 涉及 输入 为 两个都
dacs. 这 涉及 输入 在 这 ad5333 和 ad5342 将
是 配置 作 缓冲 或者 unbuffered. 这 涉及 输入
的 这 ad5332 和 ad5343 是 unbuffered. 这 缓冲/
unbuffered 选项 是 控制 用 这 buf 管脚.
在 缓冲 模式 (buf = 1) 这 电流 描绘 从 一个 exter-
nal涉及 电压 是 virtually 零, 作 这 阻抗 是 在
least 10 m
Ω
. 这 涉及 输入 范围 是 1 v 至 v
DD
.
在 unbuffered 模式 (buf = 0) 这 用户 能 有 一个 涉及
电压 作 低 作 0.25 v 和 作 高 作 v
DD
自从 那里 是 非
restriction 预定的 至 头上空间 和 footroom 的 这 涉及 放大器-
fier.这 阻抗 是 安静的 大 在 典型地 180 k
Ω
为 0–v
REF
模式 和 90 k
Ω
为 0–2 V
REF
模式.
如果 使用 一个 外部 缓冲 涉及 (e.g., ref192) 那里 是
非 需要 至 使用 这 在-碎片 缓存区.
输出 amplifier
这 输出 缓存区 amplifier 是 有能力 的 generating 输出 volt-
ages 至 在里面 1 mv 的 也 栏杆. 它的 真实的 范围 取决于 在
V
REF
, 增益, 这 加载 在 v
输出
和 补偿 错误.
如果 一个 增益 的 1 是 选择 (增益 = 0),这 输出 范围 是 0.001 V
至 v
REF
.
如果 一个 增益 的 2 是 选择 (增益 = 1), 在 这 ad5333 和 ad5342
这 输出 范围 是 0.001 v 至 2 V
REF
.
这 输出 amplifier 是 有能力 的 驱动 一个 加载 的 2 k
Ω
至
地 或者 v
DD
, 在 并行的 和 500 pf 至 地 或者 v
DD
. 这
源 和 下沉 能力 的 这 输出 amplifier 能 是 seen
在 图示 15.
这 回转 比率 是 0.7 v/
µ
s 和 一个 half-规模 安排好 时间 至
±
0.5 lsb
(在 8 位) 的 6
µ
s 和 这 输出 unloaded. 看 图示 20.