rev. 0
ad5301/ad5311/ad5321
–10–
X
X
PD1 PD0 D7 D6 D5 D4 D3 D2 D1 D0 X X X X
db0 (lsb)db15 (msb)
数据 位
图示 23a. ad5301 输入 变换 寄存器 内容
X
X
PD1 PD0 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X
db0 (lsb)db15 (msb)
数据 位
图示 23b. ad5311 输入 变换 寄存器 内容
X
X
PD1 PD0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
db0 (lsb)db15 (msb)
数据 位
图示 23c. ad5321 输入 变换 寄存器 内容
串行 接口
2-线 串行 总线
这 ad5301/ad5311/ad5321 是 控制通过 一个 i
2
c-
兼容 串行 总线. 这 dacs 是 连接 至 这个 总线 作
从动装置 设备 (非 时钟 是 发生 用 这 ad5301/ad5311/
ad5321 dacs).
这 ad5301/ad5311/ad5321 有 一个 7-位 从动装置 地址. 在 这
情况 的 这 6-管脚 设备, 这 6 msbs 是 000110 和 这 lsb 是
决定 用 这 状态 的 这 a0 管脚. 在 这 情况 的 这 8-管脚
设备, 这 5 msbs 是 00011 和 这 2 lsbs 是 决定
用 这 状态 的 这 a0 和 a1 管脚. a1 和 a0 准许 这 用户 至
使用 向上 至 四 的 这些 dacs 在 一个 总线.
这 2-线 串行 总线 协议 运作 作 跟随:
1. 这 主控 initiates 数据 转移 用 establishing 一个 开始
情况, 这个 是 当 一个 高 至 低 转变 在 这 sda
线条 occurs 当 scl 是 高. 这 下列的 字节 是 这 ad-
dress 字节 这个 组成 的 这 7-位 从动装置 地址 followed
用 一个 r/
W
位 (这个 位 确定 whether 数据 将 是 读
从 或者 写 至 这 从动装置 设备).
这 从动装置 谁的 地址 corresponds 至 这 transmitted
地址 responds 用 拉 这 sda 线条 低 在 这
ninth 时钟 脉冲波 (这个 是 termed 这 acknowledge 位). 在
这个 平台, 所有 其它 设备 在 这 总线 仍然是 空闲 当 这
选择 设备 waits 为 数据 至 是 写 至 或者 读 从 它的
串行 寄存器. 如果 这 r/
W
位 是 高, 这 主控 将 读
从 这 从动装置 设备. 不管怎样, 如果 这 r/
W
位 是 低, 这
主控 将 写 至 这 从动装置 设备.
2. 数据 是 transmitted 在 这 串行 总线 在 sequences 的 nine
时钟 脉冲 (第八 数据 位 followed 用 一个 acknowledge
位). 这 transitions 在 这 sda 线条 必须 出现 在 这
低 时期 的 scl 和 仍然是 稳固的 在 这 高 时期
的 scl.
3. 当 所有 数据 位 有 被 读 或者 写, 一个 停止 condi-
tion 是 established 用 这 主控. 一个 停止 情况 是 de-
fined 作 一个 低-至-高 转变 在 这 sda 线条 当 scl
是 高. 在 写 模式, 这 主控 将 拉 这 sda 线条
高 在 这 10th 时钟 脉冲波 至 establish 一个 停止 condi-
tion. 在 读 模式, 这 主控 将 公布 一个 非 acknowledge
为 这 9th 时钟 脉冲波 (i.e., 这 sda 线条 仍然是 高). 这
主控 将 然后 bring 这 sda 线条 低 在之前 这 10th 时钟
脉冲波 和 然后 高 在 这 10th 时钟 脉冲波 至 establish 一个
停止 情况.
在 这 情况 的 这 ad5301/ad5311/ad5321, 一个 写 运作
包含 二 字节 whereas 一个 读 运作 将 包含 一个 或者
二 字节. 看 计算数量 24 至 29 在下 为 一个 graphical explana-
tion 的 这 串行 接口.
一个 重复的 写 函数 给 这 用户 flexibility 至 更新 这
dac 输出 一个 号码 的 时间 之后 寻址 这 部分 仅有的
once. 在 这 写 循环, 各自 多样的 的 二 数据 字节
将 更新 这 dac 输出. 为 例子, 之后 这 dac 有
acknowledged 它的 地址 字节, 和 receives 二 数据 字节, 这
dac 输出 将 更新 之后 这 二 数据 字节, 如果 另一 二
数据 字节 是 写 至 这 dac 当 它 是 安静的 这 addressed
从动装置 设备, 这些 数据 字节 将 也 导致 一个 输出 更新.
repeat 读 的 这 dac 是 也 允许.
输入 变换 寄存器
这 输入 变换 寄存器 是 16 位 宽. 图示 23 illustrates 这
内容 的 这 输入 变换 寄存器 为 各自 部分. 数据 是 承载
在 这 设备 作 一个 16-位 文字 下面 这 控制 的 一个 串行
时钟 输入, scl. 这 定时 图解 为 这个 运作 是
显示 在图示 1. 这 16-位 文字 组成 的 四 控制 位
followed 用 8, 10 或者 12 位 的 数据, 取决于 在 这 设备
类型. msb (位 15) 是 承载 第一. 这 第一 二 位 是 “don’t
cares.” 这 next 二 是 控制 位 那 控制 这 模式 的
运作 的 这 设备 (正常的 模式 或者 任何 一个 的 三
电源-向下 模式). 看 电源 向下 模式 部分 为 一个
完全 描述. 这 remaining 位 是 left-justified dac
数据 位, 开始 和 这 msb 和 ending 和 这 lsb.
: 点此下载
