AD569
rev. 一个
–11–
一个. 简单的 接口
b. 快 接口
图示 20. 8-位 微处理器 接口
8-位 微处理器 接口
自从 8-位 微处理器 需要 二 写 循环 至 提供
这 ad569’s 16-位 输入, 这 dac 寄存器 必须 是 使用. 它
是 大多数 常常 承载 作 这 第二 字节 enters 这 第一 分级 的
latches. 这个 同步的 加载 方法, 显示 在 图示 20, re-
quires
LDAC
至 是 系 至 也
LBE
或者
HBE
, 取决于 在之上
这 字节 加载 sequence. 在 也 情况, 这 传播 延迟
通过 这 第一 分级 给 上升 至 变长 定时 (所需的)东西 作
显示 在 图示 2. 如果 这 dac 寄存器 (
LDAC
) 是 控制
separately 使用 一个 第三 写 循环, 这 最小 写 脉冲波 在
LDAC
是 70 ns, 作 显示 在 图示 1.
二 基本 方法 exist 为 接合 这 ad569 至 一个 8-位
微处理器’s 地址 和 控制 buses. 在 也 情况, 在
least 一个 地址 线条 是 需要 至 differentiate 在 这 向上-
每 和 更小的 字节 的 这 第一 分级 (
HBE
和
LBE
). 这 sim-
plest 方法 involves 应用 这 二 地址 直接地 至
HBE
和
LBE
和 strobing 这 数据 使用
CS
作 显示 在 图-
ure 20a. 不管怎样, 这 最小 脉冲波 宽度 在
CS
是 70 ns
和 一个 最小 数据 建制 时间 的 60 ns. 如果 运作 和 一个
shorter 脉冲波 宽度 是 必需的, 这 根基 地址 应当 是 ap-
plied 至
CS
和 一个 地址 线条 gated 和 这 strobe 信号 至
供应 这
HBE
和
LBE
输入 (看 图示 20b). 不管怎样,
自从 这 写 脉冲波 sees 一个 传播 延迟, 这 数据 安静的 必须
仍然是 有效的 在 least 20 ns 之后 这 rising 边缘 的 这 delayed
写 脉冲波.
输出 安排好
这 ad569’s 输出 缓存区 放大器 典型地 settles 至 在里面
±
0.001% fs 的 它的 最终 值 在 3
µ
s 为 一个 10 v 步伐. 图示 21
显示 安排好 为 负的 和 积极的 全部-规模 步伐 和 非
加载 应用. 有能力 的 sourcing 或者 sinking 5 毫安, 这 输出
缓存区 能 也 驱动 负载 的 1 k
Ω
和 1000 pf 没有 丧失 的
稳固. 典型 安排好 至 0.001% 下面 这些 worst-情况 con-
ditions 是 4
µ
s, 和 是 有保证的 至 是 一个 最大 的 6
µ
s. 这
plots 的 图示 21 是 发生 使用 这 安排好 测试 proce-
dure 开发 specifically 为 这 ad569.
subranging 16-位 模数转换器
这 subranging 模数转换器 显示 在 图示 22 完成 一个 变换器-
sion 在 较少 比 20
µ
s, 包含 这 样本-支撑 放大器’s
样本 时间. 这 样本-支撑 放大器 是 allocated 5
µ
s 至
settle 至 16 位.
在之前 这 第一 flash, 这 相似物 输入 信号 是 routed 通过
这 ad630 在 一个 增益 的 +1. 这 更小的 ad7820 quantizes 这
信号 至 这 8-位 水平的 在里面 1.4
µ
s, 和 这 8-位 结果 是
routed 至 这 ad569 通过 一个 数字的 获得 这个 holds 这 8-位
文字 为 这 ad569 和 这 输出 逻辑.
这 ad569’s 涉及 极性 是 使反转 所以 那 一个 全部-规模
输出 是 –5 v 和 零 规模 是 0 v, 因此 subtracting 一个 8-位
approximation 从 这 原来的 抽样 信号. 这 residue
从 这 相似物 subtraction 是 然后 quantized 用 这 第二 8-
位 flash 转换 至 recover 这 8 lsbs. 甚至 though 仅有的 这
ad569’s upper 8 msbs 是 使用, 这 ad569’s 精度 de-
fines 这 一个/d 转换器’s 整体的 精度. 任何 errors 是 di-
rectly 反映 在 这 输出.
一个. 转变-在 安排好
b. 转变-止 安排好
图示 21. 全部-规模 输出 安排好
: 点此下载
