初步的 技术的 数据 ad7798/ad7799
rev. prd. 页 9 的 17
管脚 配置 和 function 描述
3
4
5
14
13
12
DV
DD
AV
DD
地
1
2
16
15
DIN
dout/rdy
6
7
8
11
10
9
PWRSW
ad7799/98
顶 视图
(不 至 规模)
refin(-)
refin(+)
ain3(+)/p1
ain3(-)/p2
ain1(+)
SCLK
CS
ain1(-)
ain2(+)
ain2(-)
图示 5. 管脚 配置
表格 4. 管脚 函数 描述
管脚
非. Mnemonic 函数
1 sclk
串行 时钟 输入 为 数据 transfers 至 和 从 这 模数转换器. 这 sclk has 一个 施密特-triggered 输入, 制造
这 接口 合适的 为 opto-分开的 产品. 这 串行 时钟 能 是 持续的 和 所有 数据
transmitted 在 一个 持续的 train 的 脉冲. alternatively, 它 能 是 一个 noncontinuous 时钟 和 这
信息 正在 transmitted 至 或者 从这 模数转换器 在 小 batches 的 数据.
2
CS 碎片 选择 输入. 这个 是 一个 起作用的低 逻辑 输入 使用 至 选择 这 模数转换器.CS能 是 使用 至 选择 这 模数转换器
在 系统 和 更多 比 一个 设备 在 这 串行总线 或者 作 一个 框架 同步 信号 在 communi-
cating 和 这 设备.
CS能 是 hardwired 低, 准许 这 模数转换器 至 运作 在 3-线 模式 和 sclk,
din, 和 dout 使用 至 接口 和 这 设备.
3 ain3(+)/p1
相似物 输入/数字的 输出 管脚. ain3(+) 是 这 积极的 终端 的 这 差别的 相似物 输入 一双
ain3(+)/ain3(-). alternatively, 这个 管脚 能 函数 作 一个 general 目的 输出 位 关联 在
AV
DD
和 地
4 ain3(–)/p2
相似物 输入/ 数字的 输出 管脚.ain3(–) 是 这 负的 终端 的这 差别的 相似物 输入 一双
ain3(+)/ain3(-). alternatively, 这个 管脚 能 函数 作 一个 general 目的 输出 位 关联 在
AV
DD
和 地
5 ain1(+) 相似物 输入. ain1(+) 是 这 积极的 终端 的 这 不同的ial 相似物 输入 一双 ain1(+)/ain1(-).
6 ain1(-) 相似物 输入. ain1(–) 是 the 负的 终端 的 这 差别的 一个alog 输入 一双 ain1(+)/ain1(-).
7 ain2(+) 相似物 输入. ain2(+) 是 这 积极的 终端 的 这 不同的ial 相似物 输入 一双 ain2(+)/ain2(-).
8 ain2(-) 相似物 输入. ain2(–) 是 the 负的 终端 的 这 差别的 一个alog 输入 一双 ain2(+)/ain2(-).
9 refin(+)
积极的 涉及 输入. refin(+) 能 lie anywhere 在 av
DD
和 地 + 0.1 v.
这 名义上的 涉及 电压 (refin(+)– refin(–)) 是 2.5 v, 但是 这 部分 功能 和 一个 涉及 从 0.1
v 至 av
DD
.
10 refin(-) 负的 涉及 输入. 这个 reference 输入 能 lie anywhere 在 地 和 av
DD
– 0.1 v.
11 PSW 低 一侧 电源 转变 至 地.
12 地 地面 涉及 要点.
13 av
DD
供应 电压, 2.7 v 至 5.25 v.
14 dv
DD
串行 接口 供应 电压, 2.7 v 至 5 v. dv
DD
是 独立 的 av
DD
, 因此 这 串行 接口 能
是 运作 在 3v 和 v
DD
在 5v 或者 恶行 对抗.
15
dout/
RDY 串行 数据 输出/数据准备好 输出. dout/RDYserves 一个 双 目的 . 它 功能 作 一个 串行 数据 输出
管脚 至 进入 这 输出 变换 寄存器 的 这 模数转换器. 这 output 变换 寄存器 能 包含 数据 从 任何 的 这
在-碎片 数据 或者 控制 寄存器. 在 增加, dout/
RDY运作 作 一个 数据 准备好 管脚,
going 低 至 表明 这 completion 的一个 转换. 如果 这 数据 是 不 read 之后 这 转换, 这 管脚 将
go 高 在之前 这 next 更新 occurs.
这 dout/
RDY下落 边缘 能 是 使用 作 一个 中断 至 一个 处理器, 表明 那 有效的 数据 是 有.
和 一个 外部 串行 时钟, the 数据 能 是 读 使用 这 dout/
RDY管脚. 和CS低, 这 数据/控制
文字 informa-tion 是 放置 在 这 dout/
RDY管脚 在 这 sclk 下落 边缘 一个d 是 有效的 在 这 sclk rising
边缘.
这 终止 的 一个 转换 是 也 表明 用 这
RDY位 在 这 状态 寄存器. 当CS是 高, 这
dout/
RDY管脚 是 三-陈述 但是 这RDY位 仍然是 起作用的.
: 点此下载
