ad7943/ad7945/ad7948
rev. b –5–
(t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出)
限制 @ 限制 @
参数 V
DD
= +3 v 至 +3.6 v V
DD
= +4.5 v 至 +5.5 v 单位 描述
t
STB
2
60 40 ns 最小值 stb pulsewidth
t
DS
15 10 ns 最小值 数据 建制 时间
t
DH
35 25 ns 最小值 数据 支撑 时间
t
SRI
55 35 ns 最小值 sri 数据 pulsewidth
t
LD
55 35 ns 最小值 加载 pulsewidth
t
CLR
55 35 ns 最小值 clr pulsewidth
t
ASB
0 0 ns 最小值 最小值 时间 在 strobing 输入 变换
寄存器 和 加载 dac 寄存器
t
SV
3
60 35 ns 最大值 stb clocking 边缘 至 sro 数据 有效的 延迟
注释
1
所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 5 v) 和 安排时间 从 一个 电压 水平的 的 1.6 v. tr 和 tf 应当 不 超过 1
µ
s 在 任何 数字的 输入.
2
stb mark/空间 比率 范围 是 60/40 至 40/60.
3
t
SV
是 量过的 和 这 加载 电路 的 图示 2 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 0.8 v 或者 2.4 v.
规格 主题 至 改变 没有 注意.
t
STB
stb1,
stb2,
STB4
STB3
t
DS
t
DH
t
SRI
SRI
db11(n)
(msb)
db10(n)
db0(n)
db0(n–1)
db10(n–1)
LD1
,
LD2
,
CLR
SRO
t
SV
t
LD
,
t
CLR
t
ASB
图示 1. ad7943 定时 图解
至 输出
管脚
C
L
50pF
1.6ma
I
OL
+2.1v
I
OH
200
一个
图示 2. 加载 电路 为 数字的 输出 定时 规格
ad7943 定时 规格
1
: 点此下载
