AD9834
–3–
rev prm
初步的 技术的数据
定时 特性
1
(v
DD
= +2.3 v 至 +5.5 v; agnd = dgnd = 0 v, 除非 否则 noted)
参数 限制 在 t
最小值
至 t
最大值
单位 测试 情况/comments
t
1
20 ns 最小值 mclk 时期
t
2
8 ns 最小值 mclk 高 持续时间
t
3
8 ns 最小值 mclk 低 持续时间
t
4
25 ns 最小值 sclk 时期
t
5
10 ns 最小值 sclk 高 持续时间
t
6
10 ns 最小值 sclk 低 持续时间
t
7
5 ns 最小值 FSYNC
至 sclk 下落 边缘 建制 时间
t
8
10 ns 最小值 fsync 至 sclk 支撑 时间
t
4
- 5 ns 最大值
t
9
5 ns 最小值 数据 建制 时间
t
10
3 ns 最小值 数据 支撑 时间
t
11
8 ns 最小值 fselect, pselect 建制 时间 在之前 mclk rising 边缘
t
11A
*
8 ns 最小值 fselect, pselect 建制 时间 之后 mclk rising 边缘
1
有保证的 用 设计, 不 生产 测试.
*see 管脚 描述 部分.
图示 3. 控制 定时
图示 2. 主控 时钟
图示 4. 串行 定时
图示 1. 测试 电路 和 这个 规格 是 测试.
IOUT
竞赛
FS
调整
REFOUT
12
AD9834
在-板
涉及
10-位 DAC
SIN
只读存储器
全部-规模
控制
200R 20pF
R
设置
6.8 K
10nF
10nF
AVDD
调整器
100nF
cap/2.5v
MCLK
t
2
t
1
t
3
t
11A
t
11
VALIDDATA VALIDDATA VALIDDATA
MCLK
fselect,
PSELECT
SCLK
FSYNC
SDATA
t
5
t
4
t
6
t
7
t
8
t
10
t
9
D15 D14 D2 D1 D0 D15 D14
: 点此下载
