首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251817
 
资料名称:AD9831AST
 
文件大小: 172.11K
   
说明
 
介绍:
CMOS Complete DDS
 
 


: 点此下载
  浏览型号AD9831AST的Datasheet PDF文件第7页
7
浏览型号AD9831AST的Datasheet PDF文件第8页
8
浏览型号AD9831AST的Datasheet PDF文件第9页
9
浏览型号AD9831AST的Datasheet PDF文件第10页
10

11
浏览型号AD9831AST的Datasheet PDF文件第12页
12
浏览型号AD9831AST的Datasheet PDF文件第13页
13
浏览型号AD9831AST的Datasheet PDF文件第14页
14
浏览型号AD9831AST的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD9831
–11–
rev. 一个
mclk 循环 introduced 否则. 当 这些 输入 改变
值, 那里 将 是 一个 pipeline 延迟 在之前 控制 是 transferred
至 这 选择 register—there 将 是 一个 pipeline 延迟 在之前 这
相似物 输出 是 控制 用 这 选择 寄存器. 那里 是 一个
类似的 延迟 当 一个 新 文字 是 写 至 一个 寄存器. psel0,
psel1, fselect 和
WR
有 latencies 的 六 mclk 循环.
这 流动 chart 在 图示 22 显示 这 运行 routine 为 这
ad9831. 当 这 ad9831 是 powered 向上, 这 部分 应当 是
重置 使用
重置
. 这个 将 重置 这 阶段 accumulator 至
零 所以 那 这 相似物 输出 是 在 midscale.
重置
做 不
重置 这 阶段 和 频率 寄存器. 这些 寄存器 将
包含 invalid 数据 和, 因此, 应当 是 设置 至 零 用 这
用户.
这 寄存器 至 是 使用 应当 是 承载, 这 相似物 输出
正在 f
MCLK
/2
32
×
freg 在哪里 freg 是 这 值 承载 在
这 选择 频率 寄存器. 这个 信号 将 是 阶段 shifted
用 这 数量 指定 在 这 选择 阶段 寄存器 (2
π
/4096
×
phasereg 在哪里 phasereg 是 这 值 包含 在 这
选择 阶段 寄存器). 当 fselect, psel0 和 psel1
是 编写程序, 那里 将 是 一个 pipeline 延迟 的 大概
6 mclk 循环 在之前 这 相似物 输出 reacts 至 这 改变
在 这些 输入.
数据 写
freg<0, 1> = 0
phasereg<0, 1, 2, 3> = 0
数据 写
freg<0> = f
OUT0
/f
MCLK
*2
32
freg<1> = f
OUT1
/f
MCLK
*2
32
选择 数据 来源
设置 fselect
设置 psel0, psel1
dac 输出
V
输出
= v
REFIN
*6.25*r
输出
/r
SET*
(1 + sin(2
π
(freg*f
MCLK
*t/2
32
+ phasereg/2
12
)))
wait 6 mclk 循环
改变 阶段?
改变 f
输出
?
改变 freg?
YES
改变 phasereg?
改变 psel0, psel1
YES
YES
YES
重置
phasereg<3:0> = delta 阶段<0, 1, 2, 3>
改变 fselect
图示 22. 流动 chart 为 ad9831 initialization 和 运作
dsp 和 mpu 接合
这 ad9831 有 一个 并行的 接口, 和 16 位 的 数据 正在
承载 在 各自 写 循环.
这 频率 或者 阶段 寄存器 是 承载 用 asserting 这
WR
信号. 这 destination 寄存器 为 这 16 位 数据 是 选择
使用 这 地址 输入 a0, a1 和 a2. 这 阶段 寄存器
是 12 位 宽 所以, 仅有的 这 12 lsbs 需要 至 是 valid—the
4 msbs 的 这 16 位 文字 做 不 有 至 包含 有效的 数据.
数据 是 承载 在 这 ad9831 用 pulsing
WR
低, 这 数据
正在 latched 在 这 ad9831 在 这 rising 边缘 的
WR
. 这
值 的 输入 a0, a1 和 a2 是 也 latched 在 这
ad9831 在 这
WR
rising 边缘. 这 适合的 destination
寄存器 是 updated 在 这 next mclk rising 边缘. 如果 这
WR
rising 边缘 coincides 和 这 mclk rising 边缘, 那里 是 一个
uncertainty 的 一个 mclk 循环 关于 这 加载 的 这
destination register—the destination 寄存器 将 是 承载
立即 或者 这 destination 寄存器 将 是 updated 在 这
next mclk rising 边缘. 至 避免 任何 uncertainty, 这 时间
列表 在 这 规格 应当 是 complied 和.
fselect, psel0 和 psel1 是 抽样 在 这 mclk
rising 边缘. 又一次, 这些 输入 应当 是 有效的 当 一个
mclk rising 边缘 occurs 作 那里 将 是 一个 uncertainty 的 一个
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com