–3–rev. c
AD9851
测试 AD9851BRS
参数 温度 水平的 最小值 典型值 最大值 单位
定时 特性
4
t
WH
, t
WL
(w_clk 最小值 pulsewidth 高/低) 全部 IV 3.5 ns
t
DS
, t
DH
(数据 至 w_clk 建制 和 支撑 时间) 全部 IV 3.5 ns
t
FH
, t
FL
(fq_ud 最小值 pulsewidth 高/低) 全部 IV 7 ns
t
CD
(refclk 延迟 之后 fq_ud)
5
全部 IV 3.5 ns
t
FD
(fq_ud 最小值 延迟 之后 w_clk) 全部 IV 7 ns
t
CF
(输出 latency 从 fq_ud)
频率 改变 全部 IV 18 SYSCLK
循环
阶段 改变 全部 IV 13 SYSCLK
循环
t
RH
(clkin 延迟 之后 重置 rising 边缘) 全部 IV 3.5 ns
t
RL
(重置 下落 边缘 之后 clkin) 全部 IV 3.5 ns
t
RR
(恢复 从 重置) 全部 IV 2 SYSCLK
循环
t
RS
(最小 重置 宽度) 全部 IV 5 SYSCLK
循环
t
OL
(重置 输出 latency) 全部 IV 13 SYSCLK
循环
wake-向上 时间 从 电源-向下 模式
6
+25
°
CV 5
µ
s
cmos 逻辑 输入
逻辑 “1” 电压, +5 v 供应 +25
°
CI 3.5 V
逻辑 “1” 电压, +3.3 v 供应 +25
°
CI 3.0 V
逻辑 “1” 电压, +2.7 v 供应 +25
°
CI 2.4 V
逻辑 “0” 电压 +25
°
CI 0.4 V
逻辑 “1” 电流 +25
°
CI 12
µ
一个
逻辑 “0” 电流 +25
°
CI 12
µ
一个
上升/下降 时间 +25
°
C IV 100 ns
输入 电容 +25
°
CV 3 pF
电源 供应
V
S
6
电流 @:
62.5 mhz 时钟, +2.7 v 供应 +25
°
CVI 3035mA
100 mhz 时钟, +2.7 v 供应 +25
°
CVI 4050mA
62.5 mhz 时钟, +3.3 v 供应 +25
°
CVI 3545mA
125 mhz 时钟, +3.3 v 供应 +25
°
CVI 5570mA
62.5 mhz 时钟, +5 v 供应 +25
°
CVI 5065mA
125 mhz 时钟, +5 v 供应 +25
°
CVI 7090mA
180 mhz 时钟, +5 v 供应 +25
°
C VI 110 130 毫安
电源 消耗 @ :
62.5 mhz 时钟, +5 v 供应 +25
°
C VI 250 325 mW
62.5 mhz 时钟, +3.3 v 供应 +25
°
C VI 115 150 mW
62.5 mhz 时钟, +2.7 v 供应 +25
°
CVI 8595mW
100 mhz 时钟, +2.7 v 供应 +25
°
C VI 110 135 mW
125 mhz 时钟, +5 v 供应 +25
°
C VI 365 450 mW
125 mhz 时钟, +3.3 v 供应 +25
°
C VI 180 230 mW
180 mhz 时钟, +5 v 供应 +25
°
C VI 555 650 mW
P
DISS
电源-向下 模式 @:
+5 v 供应 +25
°
CVI 1755mW
+2.7 v 供应 +25
°
CVI 4 20 mW
注释
1
+V
S
collectively 谈及 至 这 积极的 电压 应用 至 dvdd, pvcc 和 avdd. 电压 应用 至 这些 管脚 应当 是 的 这 一样 潜在的.
2
indicates 这 最小 信号 水平 必需的 至 reliably 时钟 这 设备 在 这 表明 供应 电压. 这个 specifies 这 p-p 信号 水平的 和 直流 补偿 需要 当
这 clocking 信号 是 不 的 cmos/ttl origin, i.e., 一个 sine 波 和 0 v 直流 补偿.
3
这 比较器’s jitter contribution 至 任何 输入 信号. 这个 是 这 最小 jitter 在 这 输出 那 能 是 预期的 从 一个 完美的 输入. 非常 更多
输出 jitter 是 seen 当 nonideal 输入 信号 是 提交 至 这 比较器 输入. nonideal 特性 包含 这 存在 的 extraneous, nonharmonic
信号 (spur’s, 噪音), slower 回转 比率 和 低 比较器 overdrive.
4
定时 的 输入 信号 fq_ud, wclk, 重置 是 异步的 至 这 涉及 时钟; 不管怎样, 这 存在 的 一个 涉及 时钟 是 必需的 至 执行
那些 功能. 在 这 absence 的 一个 涉及 时钟, 这 ad9851 automatically enters 电源-向下 模式 rendering 这 ic, 包含 这 comparator, inoperable
直到 一个 涉及 时钟 是 restored. 非常 高 速 updates 的 频率/阶段 文字 将 需要 fq_ud 和 wclk 至 是 externally 同步 和 这 exter-
nal 涉及 时钟 至 使确信 恰当的 定时.
5
不 适用 当 6
×
refclk 乘法器 是 engaged.
6
假设 非 电容的 加载 在 dacbp (管脚 17).
规格 主题 至 改变 没有 注意.
: 点此下载
