2000 三月 16 8
飞利浦 半导体 初步的 规格
5 v mixers/oscillators 和 synthesizers 为
缆索 tv 和 vcr 2-带宽 tuners
tda6502; tda6502a;
tda6503; tda6503a
handbook, halfpage
UHFIN1
UHFIN2
VHFIN
RFGND
IFFIL1
IFFIL2
PVHFL
PVHFH
PUHF
FMST
SW
ce/作
DA
CL
UHFOSCIB2
UHFOSCOC2
UHFOSCOC1
UHFOSCIB1
OSCGND
VHFOSCIB
VHFOSCOC
地
IFOUT
V
CC
XTAL
VT
CP
锁/模数转换器
1
2
3
4
5
6
7
8
9
10
11
12
13
28
27
26
25
24
23
22
21
20
19
18
17
16
1514
TDA6502
TDA6502A
FCE570
图.2 管脚 配置 为 tda6502 和
tda6502a.
handbook, halfpage
UHFIN1
UHFIN2
VHFIN
RFGND
IFFIL1
IFFIL2
PVHFL
PVHFH
PUHF
FMST
SW
ce/作
DA
CL
UHFOSCIB2
UHFOSCOC2
UHFOSCOC1
UHFOSCIB1
OSCGND
VHFOSCIB
VHFOSCOC
地
IFOUT
V
CC
XTAL
VT
CP
锁/模数转换器
1
2
3
4
5
6
7
8
9
10
11
12
13
28
27
26
25
24
23
22
21
20
19
18
17
16
1514
TDA6503
TDA6503A
FCE571
图.3 管脚 配置 为 tda6503 和
tda6503a.
8 函数的 描述
8.1 控制 模式 选择
这 设备 是 控制 通过 这 i
2
c-总线 或者 这 3-线 总线, 取决于 在 这 电压 应用 至 管脚 sw (看 表格 2).
一个 低 水平的 在 管脚 sw 使能 这 i
2
c-总线: 管脚 ce/作, da 和 cl 是 使用 作 地址 选择 (作), 串行 数据
(sda) 和 串行 时钟 (scl) 输入 各自.
一个 高 水平的 在 管脚 SW 使能 这 3-线 总线: 管脚 ce/作, DA 和 CL 是 使用 作 碎片 使能 (ce), 数据 和 时钟
输入 各自.
表格 2
总线 format 选择
管脚
I
2
c-总线 模式 3-线 总线 模式
标识
tda6502;
TDA6502A
tda6503;
TDA6503A
SW 11 18 低-水平的 电压 或者 地面 高-水平的 电压 或者 打开-电路
ce/作 12 17 地址 选择 输入 使能 输入
DA 13 16 串行 数据 输入 数据 输入
CL 14 15 串行 时钟 输入 时钟 输入
锁/模数转换器 15 14 模数转换器 输入 或者 测试 输出 锁 探测器 输出 或者 测试 输出
: 点此下载
