7/17
TDA7440D
4I
2
c 总线 接口
数据 传递 从 微处理器 至 这 tda7440d 和 恶行 对抗 takes 放置 通过 这 2 线
I
2
c 总线 接口, consisting 的 这 二 线条 sda 和 scl (拉-向上 电阻器 至 积极的 供应 电压
必须 是 连接).
4.1 数据 validity
作 显示 在 图. 11, 这 数据 在 这 sda 线条 必须 是 稳固的 在 这 高 时期 的 这 时钟. 这 高
和 低 状态 的 这 数据 线条 能 仅有的 改变 当 这 时钟 信号 在 这 scl 线条 是 低.
4.2 开始 和 停止 情况
作 显示 在 图. 12 一个 开始 情况 是 一个 高 至 低 转变 的 这 sda 线条 当 scl 是 高. 这
停止 情况 是 一个 低 至 高 转变 的 这 sda 线条 当 scl 是 高.
4.3 字节 format
每 字节 transferred 在 这 sda 线条 必须 包含 8 位. 各自 字节 必须 是 followed 用 一个 acknowledge
位. 这 msb 是 transferred 第一.
4.4 Acknowledge
这 主控 (
µ
p) puts 一个 restive 高 水平的 在 这 sda 线条 在 这 acknowledge 时钟 脉冲波 (看 图.
13). 这 附带的 (音频的 处理器) 那 acknowledges 有 至 拉-向下 (low) 这 sda 线条 在 这个
时钟 脉冲波.
这 音频的 处理器 这个 有 被 addressed 有 至 发生 一个 acknowledge 之后 这 reception 的
各自 字节, 否则 这 sda 线条 仍然是 在 这 高 水平的 在 这 ninth 时钟 脉冲波 时间. 在 这个 情况
这 主控 传输者 能 发生 这 停止 信息 在 顺序 至 abort 这 转移.
4.5 传递 没有 acknowledge
avoiding 至 发现 这 acknowledge 的 这 音频的 处理器, 这
µ
p 能 使用 一个 simpler 传递: simply
它 waits 一个 时钟 没有 checking 这 从动装置 acknowledging, 和 发送 这 新 数据.
这个 approach 的 航线 是 较少 保护 从 misworking.
图示 11. 数据 validity 在 这 i
2
CBUS
图示 12. 定时 图解 的 i
2
CBUS
图示 13. acknowledge 在 这 i
2
CBUS
SDA
SCL
数据 线条
稳固的, 数据
有效的
改变
DATA
允许
D99AU1031
SCL
SDA
开始
I
2
CBUS
停止
D99AU1032
SCL
1
MSB
23789
SDA
开始
承认
从 接受者
D99AU1033
: 点此下载
