DAC3550A_集成电路资料查询网

DAC 3550A
14 Micronas
3.5. 管脚 电路
图. 3
–
3:
输入/输出 管脚 sda, scl
N
VSS
VDD
图. 3
–
4:
输入 管脚 dai, wsi, porq, cli
图. 3
–
5:
输出 管脚 clkout
P
VDD
N
VSS
图. 3
–
6:
管脚 finr, fopr, finl, fopl,
deeml, deemr
AGNDC
FOPn
FINn
FOUTn
ext. 过滤 网络
DEEM
(deemctrl)
图. 3
–
7:
管脚 agndc, vref
125 k
AVSS0/1
AGNDC
VREF
图. 3
–
8:
输出 管脚 foutl, foutr
AGNDC
FOUTn
图. 3
–
9:
输入/输出 管脚 xti, xto
500 k
XTI
XTO
AUXnL
AUXnR
图. 3
–
10:
输入 管脚 aux1r, aux1l, aux2r,
aux2l, agndc
AGNDC
sel/nonsel
sel/nonsel
mono/立体的
mono/立体的
AGNDC
图. 3
–
11:
输出 管脚 outl, outr
OUTn
AGNDC
图. 3
–
12:
输入 管脚 mcs1, mcs2, deectrl
VDD
VSS

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

DAC 3550A 14 Micronas 3.5. 管脚电路图. 3 – 3: 输入/输出管脚 sda, scl N VSS VDD 图. 3 – 4: 输入管脚 dai, wsi, porq, cli 图. 3 – 5: 输出管脚 clkout P VDD N VSS 图. 3 – 6: 管脚 finr, fopr, finl, fopl, deeml, deemr AGNDC FOPn FINn FOUTn ext. 过滤网络 DEEM (deemctrl) 图. 3 – 7: 管脚 agndc, vref 125 k AVSS0/1 AGNDC VREF 图. 3 – 8: 输出管脚 foutl, foutr AGNDC FOUTn 图. 3 – 9: 输入/输出管脚 xti, xto 500 k XTI XTO AUXnL AUXnR 图. 3 – 10: 输入管脚 aux1r, aux1l, aux2r, aux2l, agndc AGNDC sel/nonsel sel/nonsel mono/立体的 mono/立体的 AGNDC 图. 3 – 11: 输出管脚 outl, outr OUTn AGNDC 图. 3 – 12: 输入管脚 mcs1, mcs2, deectrl VDD VSS

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com