DAC 3550A
Micronas 9
2.11. i
2
C 总线 接口
这 dac 3550a 是 配备 和 一个 i
2
cbus 从动装置
接口. 这 i
2
C 总线 接口 使用 一个 水平的 的 sub-
寻址: 这 i
2
C 总线 地址 是 使用 至 地址
这 ic. 这 subaddress 准许 碎片 选择 在 multi dac
产品 和 选择 一个 的 这 三 内部的 regis-
ters. 这 寄存器 是 写-仅有的. 这 i
2
cbus 碎片
地址 是 给 在下.
dev_写 = $9a.
这 寄存器 的 这 dac 3550a 有 8- 或者 16-位 数据
大小; 16-位 寄存器 是 accessed 用 writing 二 8-位
数据 words.
图. 2
–
6:
I
2
C 总线 protocols 为 写 行动
2.12. 寄存器
在 部分 3.6.
“
控制 寄存器
”
在 页 15, 一个 defi-
nition 的 这 dac 3550a 控制 寄存器 是 显示. 一个
硬件 重置 initializes 所有 控制 寄存器 至 0. 这
自动 碎片 initialization 负载 一个 选择 设置 的 reg-
isters 和 这 default 值 给 在 这 表格.
所有 寄存器 是 写-仅有的.
这 寄存器 地址 是 coded 用 3 位 (ra1, ra0)
符合 至 表格 2
–
3.
这 mnemonics 使用 在 这 dac 3550a demo 软-
ware 的 micronas 是 给 在 这 last column.
2.13. 碎片 选择
碎片 选择 准许 至 连接 向上 至 四 dac 3550a 至
一个 i
2
C 控制 总线. 这 碎片 subaddresses 是 定义
用 这 mcs1/mcs2 (模式 和 碎片 选择) 管脚. 仅有的
在 标准 模式, 碎片 选择 是 可能. mpeg 模式
总是 使用 碎片 subaddress 3.
寄存器 地址 和 碎片 选择 是 编排 在 这
subaddress 地方 在 表格 2
–
4.
2.14. 减少 特性 模式
如果 i
2
C 控制 是 不 使用, 这 ic 是 在 这 default 模式
(看 部分 3.6.
“
控制 寄存器
”
在 页 15) 之后
开始-向上. default 容积 设置 是 0 db 和 数字的
音频的 输入 是 设置 至 标准 i
2
s. 样本 比率 从
32 khz 至 48 khz 是 supported 在 这个 模式. applica-
tions 和 非 需要 为 容积 控制 或者 相似物 输入
可以 使用 这个 模式.
A6 A5 A4 A3 A2 A1 A0 r/w
10011010
8-位 i
2
C 写 进入
SDA
SCL
1
0
S
P
开始
停止
W
R
Ack
Nak
S
P
=
1
0
=
=
=
=
=
0
1
1 字节 数据S dev_写 Ack sub_adr Ack Ack P
s dev_写 ack sub_adr ack 1 字节 数据 ack 1 字节 数据 ack p
16-位 i
2
C 写 access
Table2
–
3:
I
2
C 寄存器 地址
RA1 RA0 Mnemonics
01sr_reg
10AVOL
11GCFG
Table2
–
4:
I
2
C Subaddress
7 6 5 4 3 2 1 0
MCS2 MCS1 RA1 RA0
: 点此下载
