DAC8420
rev. 0
–14–
dac-8420
数字的
控制
49
15 1614121110
8
2
3
6
7
15
dac 一个
dac b
dac c
dac d
VOUTA
VOUTB
VOUTC
VOUTD
数字的 输入
地 VREFLO
0.1µf
+5v 供应
VREFHI
VSS
5
4
6
9
8
11
10
2
1
14
3
12
cmp-04
13
0.1µf
+5V
+5V
604
Ω
+5V
red led
604
Ω
输出
一个
输出 b
VINA
VINB
red led
ref-43
V
输出
地
VIN
+5v 供应
2.5v
0.1µf
6
2
4
7
C1
C2
C3
C4
图示 31. 双 可编程序的 window 比较器
mc68hc11 微控制器 接合
图示 32 显示 一个 串行 接口 在 这 dac8420 和
这 mc68hc11 8-位 微控制器. 这 sck 输出 的 这
68hc11 驱动 这 clk 输入 的 这 dac, 和 这 mosi 端口
输出 这 串行 数据 至 加载 在 这 sdi 输入 的 这 dac.
这 端口 线条 pd5, pc0, pc1, 和 pc2 提供 这 控制 至
这 dac 作 显示.
PC2
PC1
PC0
(pd5) ss
SCK
MOSI
MC68HC11*
CLSEL
CLR
CS
LD
CLK
SDI
dac-8420*
*additional 管脚 omitted 为 clarity
图示 32. mc68hc11 微控制器 接口
为 准确无误的 运作, 这 68hc11 应当 是 配置 此类
那 它的 cpol 位 和 cpha 位 是 两个都 设置 至 1. 在 这个 con-
figuration, 串行 数据 在 mosi 的 这 68hc11 是 有效的 在 这
rising 边缘 的 这 时钟, 这个 是 这 必需的 定时 为 这
dac8420 数据 是 transmitted 在 8-位 字节 (msb 第一), 和
仅有的 第八 rising 时钟 edges occurring 在 这 transmit 循环. 至
加载 数据 至 这 dac8420’s 输入 寄存器, pc0 是 带去 低
和 使保持 低 在 这 全部 加载 循环. 这 第一 8 位 是
shifted 在 地址 第一, 立即 followed 用 另一 8 位
在 这 第二 least-重大的 字节 至 加载 这 完全 16-位
文字. 在 这 终止 的 这 第二 字节 加载, pc0 是 然后 带去
高. 至 阻止 一个 额外的 advancing 的 这 内部的 变换
寄存器, sck 必须 already 是 asserted 在之前 pc0 是 带去
高. 至 转移 这 内容 的 这 输入 变换 寄存器 至 这
dac 寄存器, pd5 是 然后 带去 低, asserting 这
LD
输入 的
这 dac 和 完成 这 加载 处理. pd5 应当 re-
转变 高 在之前 这 next 加载 循环 begins. 这 dac8420’s
CLR
输入, 控制 用 这 输出 pc1, 提供 一个 asyn-
chronous clear 函数.
: 点此下载
