5
®
DAC7612
定时 图解
逻辑 真实 表格 定时 规格
T
一个
= –40
°
c 至 +85
°
c 和 v
DD
= +5v.
标识 描述 最小值 典型值 最大值 单位
t
CH
时钟 宽度 高 30 ns
t
CL
时钟 宽度 低 30 ns
t
LDW
加载 脉冲波 宽度 20 ns
t
DS
数据 建制 15 ns
t
DH
数据 支撑 15 ns
t
LD1
加载 建制 15 ns
t
LD2
加载 支撑 10 ns
t
CSS
选择 30 ns
t
CSH
Deselect 20 ns
便条: 所有 输入 控制 信号 是 指定 和 t
R
= t
F
= 5ns (10% 至 90%
的 +5v) 和 安排时间 从 一个 电压 水平的 的 2.5v. 这些 参数 是
有保证的 用 设计 和 是 不 主题 至 生产 测试.
SDI
CLK
t
CL
t
CH
t
DH
t
DS
串行 变换 DAC DAC
A1 A0
CLK
CS
LOADDACS
寄存器 寄存器 一个 寄存器 b
X X X H H 非 改变 非 改变 非 改变
XX
↑
L H shifts 一个 位 非 改变 非 改变
LXXH
(1)
L 非 改变 负载 串行 负载 串行
数据 文字 数据 文字
H L X H L 非 改变 负载 串行 非 改变
数据 文字
H H X H L 非 改变 非 改变 负载 串行
数据 文字
↑
积极的 逻辑 转变; x = don’t 小心.
便条: (1) 一个 高 值 是 建议的 在 顺序 至 避免 至 “false clock” 从
advancing 这 变换 寄存器 和 changing 这 dac 电压.
B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12 B13
A1 A0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
数据 输入 表格
A1
(msb) (lsb)
SDI
CLK
CS
LOADDACS
A0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
t
CSS
t
LD1
t
LD2
t
CSH
LOADDACS
FS
ZS
V
输出
t
LDW
t
S
±
1 lsb
错误 带宽
: 点此下载
