11
®
DAC902
应用 信息
theory 的 运作
这 architecture 的 这 dac902 使用 这 电流 steering
技巧 至 使能 快 切换 和 一个 高 更新 比率.
这 核心 元素 在里面 这 大而单一的 d/一个 转换器 是 一个
排列 的 segmented 电流 来源, 这个 是 设计 至
deliver 一个 全部-规模 输出 电流 的 向上 至 20ma (看
图示 1). 一个 内部的 解码器 地址 这 差别的
电流 switches 各自 时间 这 dac 是 updated 和 一个
相应的 输出 电流 是 formed 用 steering 所有
电流 至 也 输出 summing node, i
输出
或者 i
输出
.
这 complementary 输出 deliver 一个 差别的 输出
信号, 这个 改进 这 动态 效能 通过
减少 的 甚至-顺序 和声学, 一般模式 信号
(噪音), 和 翻倍 这 顶峰-至-顶峰 输出 信号 摆动 用
一个 因素 的 二, 对照的 至 单独的-结束 运作.
这 segmented architecture 结果 在 一个 重大的 reduc-
tion 的 这 glitch 活力, 改进 这 动态 perfor-
mance (sfdr), 和 dnl. 这 电流 输出 维持 一个
非常 高 输出 阻抗 的 更好 比 200k
Ω
.
这 全部-规模 输出 电流 是 决定 用 这 比率 的
这 内部的 涉及 电压 (1.24v) 和 一个 外部
电阻, r
设置
. 这 结果 i
REF
是 内部 multiplied 用
一个 因素 的 32 至 生产 一个 有效的 dac 输出 电流
那 能 范围 从 2ma 至 20ma, 取决于 在 这 值
的 r
设置
.
这 dac902 是 分割 在 一个 数字的 和 一个 相似物 portion,
各自 的 这个 是 powered 通过 它的 自己的 供应 管脚. 这
数字的 部分 包含 边缘-triggered 输入 latches 和 这
解码器 逻辑, 当 这 相似物 部分 comprises 这 cur-
rent 源 排列 和 它的 有关联的 switches, 和 这
涉及 电路系统.
dac 转移 函数
这 总的 输出 电流, i
OUTFS
, 的 这 dac902 是 这
summation 的 这 二 complementary 输出 电流:
I
OUTFS
= i
输出
+ i
输出
(1)
这 单独的 输出 电流 取决于 在 这 dac 代号 和
能 是 表示 作:
I
输出
= i
OUTFS
• (代号/4096) (2)
I
输出
= i
OUTFS
• (4095 - 代号/4096) (3)
在哪里 ‘code’ 是 这 decimal 描述 的 这 dac 数据
输入 文字. additionally, i
OUTFS
是 一个 函数 的 这 谈及-
ence 电流 i
REF
, 这个 是 决定 用 这 涉及
电压 和 这 外部 设置 电阻, r
设置
.
I
OUTFS
= 32 • i
REF
= 32 • v
REF
/r
设置
(4)
在 大多数 具体情况 这 complementary 输出 将 驱动 resistive
负载 或者 一个 terminated 变压器. 一个 信号 电压 将
开发 在 各自 输出 符合 至:
V
输出
= i
输出
• r
加载
(5)
V
输出
= i
输出
• r
加载
(6)
图示 1. 函数的 块 图解 的 这 dac902.
PMOS
电流
源
排列
LSB
Switches
Segmented
MSB
Switches
+1.24v ref
latches 和 转变
解码器 逻辑
12-位 数据 输入
d11...d0
DAC902
全部-规模
调整
电阻
Ref
控制
放大
Ref
缓存区
BW
+V
D
+V
一个
R
设置
2k
Ω
CLK
DGND
Ref
输入
0.1
µ
F
int/ext
I
输出
I
输出
BYP
PD
20pF
50
Ω
50
Ω
20pF
1:1
V
输出
0.1
µ
F
400pF
0.1
µ
F
+3v 至 +5v
相似物
带宽
控制
+3v 至 +5v
数字的
FSA
REF
在
AGND
相似物
地面
数字的
地面
电源 向下
(内部的 拉-向下)
时钟
输入
便条: 供应 bypassing 不 显示.
: 点此下载
