11
®
DAC7614
状态 的
选择 选择
DAC DAC
A1 A0 LOADDACS 重置 寄存器 寄存器
L
(1)
L L H 一个 Transparent
L H L H B Transparent
H L L H C Transparent
H H L H D Transparent
X
(2)
X H H 毫无 (所有 latched)
X X X L 所有 重置
(3)
注释: (1) l = 逻辑 低. (2) x = don’t care. (3) resets 至 也 000h 或者
800
H
, 每 这 resetsel 状态 (低 = 000
H
, 高 = 800
H
). 当 重置
rises, 所有 寄存器 那 是 在 它们的 latched 状态 retain 这 重置 值.
表格 ii. 控制 逻辑 真实 表格.
CS
(1)
CLK
(1)
LOADDACS
重置 串行 变换 寄存器
H
(2)
X
(3)
H H 非 改变
L
(4)
L H H 非 改变
L
↑
(5)
H H 先进的 一个 位
↑
L H H 先进的 一个 位
H
(6)
XL
(7)
H 非 改变
H
(6)
XHL
(8)
非 改变
注释: (1) cs 和 clk 是 interchangeable. (2) h = 逻辑 high. (3) x =
don’t 小心. (4) l = 逻辑 低 (5) = 积极的 逻辑 transition. (6) 一个 高
值 是 建议的 在 顺序 至 避免 一个 “false clock” 从 advancing 这 变换
寄存器 和 changing 这 变换 寄存器. (7) 如果 数据 是 clocked 在 这 串行
寄存器 当 loaddacs 是 低, 这 选择 dac 寄存器 将 改变 作
这 变换 寄存器 位 “flow” 通过 a1 和 a0. 这个 将 corrupt 这 数据 在
各自 dac 寄存器 那 有 被 erroneously 选择. (8) 重置 低
导致 非 改变 在 这 内容 的 这 串行 变换 寄存器.
表格 iii. 串行 变换 寄存器 真实 表格.
便条 那 cs 和 clk 是 联合的 和 一个 或者 门 和
这 输出 控制 这 串行-至-并行的 变换 寄存器 inter-
nal 至 这 dac7614 (看 这 块 图解 在 这 front 的
这个 数据 薄板). 这些 二 输入 是 完全地 inter-
changeable. 在 增加, 小心 必须 是 带去 和 这 状态 的
clk 当 cs rises 在 这 终止 的 一个 串行 转移. 如果 clk 是
低 当 cs rises, 这 或者 门 将 提供 一个 rising 边缘
至 这 变换 寄存器, shifting 这 内部的 数据 一个 额外的
位. 这 结果 将 是 incorrect 数据 和 可能 选择 的
这 wrong dac.
如果 两个都 cs 和 clk 是 使用, 然后 cs 应当 上升 仅有的 当
clk 是 高. 如果 不, 然后 也 cs 或者 clk 能 是 使用 至
运作 这 变换 寄存器. 看 表格 iii 为 更多 信息.
数字的 输入 编码
这 dac7614 输入 数据 是 在 笔直地 二进制的 format. 这
输出 电压 是 给 用 这 下列的 等式:
在哪里 n 是 这 数字的 输入 代号 (在 decimal). 这个 等式
做 不 包含 这 影响 的 补偿 (零-规模) 或者 增益
(全部-规模) errors.
(v
REFH
– v
REFL
) • n
4096
V
输出
= v
REFL
+
: 点此下载
