®
DAC904
15
图示 8. 外部 涉及 配置.
外部 涉及 运作
这 内部的 涉及 能 是 无能 用 应用 一个 逻辑
高 (+v
一个
) 至 管脚 int/ext. 一个 外部 涉及 电压
能 然后 是 驱动 在 这 ref
在
管脚, 这个 在 这个 情况
功能 作 一个 输入, 作 显示 在 图示 8. 这 使用 的 一个
外部 涉及 将 是 考虑 为 产品 那
需要 高等级的 精度 和 逐渐变化 效能, 或者 至 增加 这
能力 的 动态 增益 控制.
当 一个 0.1
µ
f 电容 是 推荐 至 是 使用 和 这
内部的 涉及, 它 是 optional 为 这 外部 涉及
运作. 这 涉及 输入, ref
在
, 有 一个 高 输入
阻抗 (1m
Ω
) 和 能 容易地 是 驱动 用 各种各样的
来源. 便条 那 这 电压 范围 的 这 外部 涉及
应当 停留 在里面 这 遵从 范围 的 这 涉及
输入 (0.1v 至 1.25v).
数字的 输入
这 数字的 输入, d0 (lsb) 通过 d13 (msb) 的 这
dac904 接受 标准 积极的 二进制的 编码. 这 数字的
输入 文字 是 latched 在 一个 主控-从动装置 获得 和 这 rising
边缘 的 这 时钟. 这 dac 输出 变为 updated 和
这 下列的 rising 时钟 边缘 (谈及 至 这 规格
表格 和 定时 图解 为 详细信息). 这 最好的 效能
将 是 达到 和 一个 50% 时钟 职责 循环, 不管怎样, 这
职责 循环 将 相异 作 长 作 这 定时 规格 是
符合. additionally, 这 建制 和 支撑 时间 将 是 选择
在里面 它们的 指定 限制.
所有 数字的 输入 是 cmos 兼容. 这 逻辑 thresh-
olds 取决于 在 这 应用 数字的 供应 电压 此类 那
它们 是 设置 至 大概 half 这 供应 电压;
vth = +vd/2 (
±
20% 容忍). 这 dac904 是 设计 至
运作 在 一个 供应 范围 的 2.7v 至 5.5v.
电源-向下 模式
这 dac904 特性 一个 电源-向下 函数 这个 能 是
使用 至 减少 这 供应 电流 至 较少 比 9ma 在 这
指定 供应 范围 的 2.7v 至 5.5v. 应用 一个 逻辑
高 至 这 pd 管脚 将 initiate 这 电源-向下 模式, 当
一个 逻辑 低 使能 正常的 运作. 当 left uncon-
nected, 一个 内部的 起作用的 拉-向下 电路 将 使能 这
正常的 运作 的 这 转换器.
grounding, 解耦 和
布局 信息
恰当的 grounding 和 bypassing, 短的 含铅的 长度, 和 这
使用 的 地面 平面 是 特别 重要的 为 高
频率 设计. multilayer pc-boards 是 推荐
为 最好的 效能 自从 它们 提供 distinct 有利因素
此类 作 minimization 的 地面 阻抗, 分离 的
信号 layers 用 地面 layers, 等
这 dac904 使用 独立的 管脚 为 它的 相似物 和 数字的
供应 和 地面 连接. 这 placement 的 这 decou-
pling 电容 应当 是 此类 那 这 相似物 供应 (+v
一个
)
是 绕过 至 这 相似物 地面 (agnd), 和 这 数字的
供应 绕过 至 这 数字的 地面 (dgnd). 在 大多数
具体情况 0.1uf 陶瓷的 碎片 电容 在 各自 供应 管脚 是
足够的 至 提供 一个 低 阻抗 解耦 path. 保持
在 mind 那 它们的 成效 largely 取决于 在 这
proximity 至 这 单独的 供应 和 地面 管脚. 那里-
fore 它们 应当 是 located 作 关闭 作 physically 可能 至
那些 设备 leads. whenever 可能, 这 电容 应当
是 located 立即 下面 各自 一双 的 供应/地面
管脚 在 这 反转 一侧 的 这 pc 板. 这个 布局 ap-
proach 将 降低 这 parasitic 电感 的 组件
leads 和 pcb runs.
R
设置
+5V
外部
涉及
I
REF
=
V
REF
R
设置
DAC904
C
COMPEXT
0.1
µ
F
C
竞赛
400pF
+1.24v ref.
int/ext
FSA
BW
+5V
+V
一个
REF
在
电流
来源
Ref
控制
放大
: 点此下载
