使用 独立的 电源 供应
为 vbatt 和 v
CC
如果 使用 独立的 电源 供应 为 v
CC
和 vbatt,
vbatt 必须 是 较少 比 0.3v 在之上 v
CC
当 v
CC
是
在之上 这 重置 门槛. 作 描述 在 这 previ-
ous 部分, 如果 vbatt 超过 这个 限制 和 电源 是
lost 在 v
CC
, 电流 flows continuously 从 vbatt 至
V
CC
通过 这 vbatt-至-v
输出
二极管 和 这 v
输出
-至-v
CC
转变 直到 这 电路 是 broken (图示 8).
alternate 碎片-使能 gating
使用 记忆 设备 和 两个都 ce 和
CE
输入
准许 这 ce 循环 至 是 绕过. 至 做 这个, con-
nect
CE
在 至 地面, 拉 向上
CE
输出 至 v
输出
, 和
连接
–
CE
输出 至 这
CE
输入 的 各自 记忆
设备 (图示 10). 这 ce 输入 的 各自 部分 然后
connects 直接地 至 这 碎片-选择 逻辑, 这个 做
不 有 至 是 gated.
adding hysteresis 至 这
电源-失败 比较器
hysteresis adds 一个 噪音 余裕 至 这 电源-失败 com-
parator 和 阻止 重复的 triggering 的
PFO
当
V
在
是 near 这 电源-失败 比较器 trip 要点. 图示
11 显示 如何 至 增加 hysteresis 至 这 电源-失败 com-
max691a/max693a/max800l/max800m
Microprocessor supervisory 电路
______________________________________________________________________________________ 13
MAX691A
MAX693A
MAX800L
MAX800M
V
输出
地
ce 在
CE
CE
ce 输出
CE
CE
CE
CE
CE
CE
*maximum rp 值 取决于 在
这 号码 的 rams.
最小 rp 值 是 1k
Ω.
起作用的-高
ce 线条
从 逻辑
内存 1
内存 2
内存 3
内存 4
Rp*
MAX691A
MAX693A
MAX800L
MAX800M
V
CC
地
PFI
*OPTIONAL
R2
R3
R1
V
在
+5V
C1*
至
µ
P
PFO
V
TRIP
= 1.25
r1 + r2
R2
V
H
= 1.25/
r2 i i r3 v
L
- 1.25
+
5 - 1.25
=
1.25
r1 + r2 i i r3 r1 r3 r2
PFO
5V
0V
0V V
H
V
TRIP
V
在
V
L
MAX691A
MAX693A
MAX800L
MAX800M
V
CC
地
PFI
R2
R1
+5V
PFO
PFO
5V
0V
便条
: v
TRIP
是 负的
0V
V
TRIP
v-
5 - 1.25
=
1.25 - v
TRIP
r1 r2
v-
图示 10. alternate ce gating
图示 12. monitoring 一个 负的 电压
图示 11. adding hysteresis 至 这 电源-失败 比较器