DIT4096
7
SBOS225A
www.德州仪器.com
也 一个 输入 或者 输出, 和 提供 这 框架 synchroni-
zation 时钟 为 这 端口. 这 同步 管脚 是 也 使用 作 一个 数据
获得 时钟 为 这 频道 状态, 用户, 和 validity 数据
输入 在 硬件 模式, 和 这 用户 数据 输入 在 软件
模式.
从动装置 或者 主控 模式 运作
这 音频的 串行 端口 支持 两个都 从动装置 和 主控 模式
运作. 在 从动装置 模式, 两个都 同步 和 sclk 是 config-
ured 作 输入. 这 音频的 源 设备 必须 发生 两个都
这 同步 和 sclk clocks 在 从动装置 模式. 在 主控 模式,
两个都 同步 和 sclk 是 配置 作 输出. 这 音频的
串行 端口 发生 这 同步 和 sclk clocks 在 主控
模式, deriving 两个都 从 这 主控 时钟 (mclk) 输入.
在 软件 模式, 主控/从动装置 模式 选择 是 每-
formed 使用 这
m/s
位 在 控制 寄存器 03
H
(defaults 至
从动装置 模式). 在 硬件 模式, 这
m/s
输入 (管脚 14) 是
使用 至 选择 这 音频的 串行 端口 模式. 这个 是 显示 在
表格 iii.
控制 位 或者 输入 管脚
m/s
主控/从动装置 模式 选择
从动装置 模式; 两个都 同步 和 sclk
是 输入.
主控 模式; 两个都 同步 和 sclk
是 输出.
表格 iii. 主控/从动装置 模式 选择 为 软件 或者
硬件 模式.
0
1
同步 和 sclk 发生率
这 同步 时钟 比率 是 这 一样 作 这 抽样 频率,
或者 f
S
. 这个 holds 真实 为 两个都 从动装置 和 主控 模式. 这
dit4096 支持 同步 发生率 向上 至 96khz.
这 sclk 频率 在 从动装置 模式 必须 提供 在 least
一个 时钟 循环 为 各自 数据 位 那 是 输入 在 sdata. 这
最大 sclk 频率 是 128
•
f
S
, 或者 12.288mhz 为
f
S
= 96khz. 这 sclk 频率 在 主控 模式 是 设置 用
这 dit4096 它自己. 为 软件 模式 运作, 这 sclk
比率 将 是 编写程序 至 也 64
•
f
S
或者 128
•
f
S
, 使用
这 sclkr 位 在 控制 寄存器 03
H
. 在 硬件 模式,
这 sclk 频率 是 fixed 在 64
•
f
S
为 主控 模式.
音频的 数据 formats
这 dit4096 支持 标准 音频的 数据 formats, includ-
ing 飞利浦 i
2
s, left-justified, 和 正确的-justified 数据.
软件 模式 提供 这 大多数 有伸缩性的 format 选择,
当 硬件 模式 支持 一个 限制 subset 的 这
软件 模式 formats. 直线的 pcm 音频的 数据 在 这
sdata 输入 是 典型地 提交 在 二进制的 二
’
s comple-
ment, msb 第一 format. encoded 或者 非-音频的 数据 将 是
提供 作 必需的 用 这 encoding scheme 在 使用. 图示
4 显示 这 一般 数据 formats 使用 用 这 音频的 串行
端口.
t
SYNCHL
t
SYNCHL
t
SYSK
t
SYSKHL
t
SCLKHL
t
SCLKP
t
ADS
t
ADH
MSB LSB
MSB LSB
MSB LSB
MSB LSB
MSB LSB
MSB LSB
正确的 justified
left justified
0 sclk 延迟
left justified
1 sclk 延迟 (i
2
s)
正确的 频道left 频道
同步
(isync = 0)
同步
(isync = 1)
SCLK
(isclk = 0)
SCLK
(isclk = 1)
同步
SCLK
SDATA
SDATA
SDATA
SDATA
图示 4. 音频的 数据 formats 和 定时.
: 点此下载
