40 函数的 描述
(谈及 至
图示 1
)
ENCODERDECODER (endec) 单元
这 ENDEC 组成 的 四 主要的 logical blocks
一个) 这 Manchester encoder accepts NRZ 数据 从 这
controller encodes 这 数据 至 Manchester 和 trans-
mits 它 differentially 至 这 transceiver 通过 这 differ-
ential transmit driver
b) 这 Manchester 解码器 receives Manchester 数据 从
这 transceiver converts 它 至 NRZ 数据 和 时钟 pulses
和 发送 它 至 这 controller
c) 这 collision 翻译 indicates 至 这 控制 这
存在 的 一个 有效的 10 MHz collision 信号 至 这 PLL
MANCHESTER ENCODER 和 差别的 驱动器
这 差别的 transmit pair 在 这 secondary 的 这 em-
ployed transformer 驱动 向上 至 50 计量表 的 twisted 一双
AUI cable 这些 输出 是 源 followers 这个 需要
二 270
X
拉-向下 电阻器 至 ground
这 DP83901A 准许 两个都 half-步伐 和 全部-步伐 至 是
兼容 和 Ethernet 和 IEEE 8023 和 这 SEL 管脚
低 (为 Ethernet i) Transmit
一个
是 积极的 和 遵守 至
Transmit
b
在 idle 和 SEL 高 (为 IEEE 8023)
Transmit
一个
和 Transmit
b
是 equal 在 这 空闲 state 这个
提供 零 差别的 电压 至 运作 和 transform-
er 结合 loads
MANCHESTER 解码器
这 解码器 组成 的 一个 差别的 接受者 和 一个 PLL 至
独立的 一个 Manchester 解码 数据 stream 在 内部的
时钟 信号 和 data 这 差别的 输入 必须 是 exter-
nally terminated 和 二 39
X
电阻器 连接 在 序列
如果 这 标准 78
X
transceiver 漏出 缆索 是 used 在 薄的
Ethernet applications 这些 电阻器 是 optional 至 前-
vent 噪音 从 falsely triggering 这 decoder 一个 squelch
电路 在 这 输入 rejects 信号 和 水平 较少 比
b
175 mV 信号 更多 负的 比
b
300 mV 和 一个
持续时间 更好 比 30 ns 是 decoded 数据 变为
有效的 典型地 在里面 5 位 times 这 DP83901A 将 tolerate
位 jitter 向上 至 18 ns 在 这 received data 这 解码器 de-
tects 这 终止 的 一个 框架 当 非 更多 mid-位 transitions
是 detected
COLLISION 翻译
当 这 Ethernet transceiver (dp8392 cti) 发现 一个 colli-
sion 它 发生 一个 10 MHz 信号 至 这 差别的 collision
输入 (cd
g
) 的 这 DP83901A 当 这些 输入 是 de-
tected active 这 DP83901A 使用 这个 信号 至 后面的 止 它的
电流 传递 和 reschedule 另一 one
这 collision 差别的 输入 是 terminated 这 一样 方法
作 这 差别的 receive inputs 这 squelch 电路系统 是
也 similar rejecting 脉冲 和 水平 较少 比
b
175 mV
NIC (媒介 进入 控制) 单元
RECEIVE DESERIALIZER
这 Receive Deserializer 是 使活动 当 这 输入 信号
运输车 Sense 是 asserted 至 准许 新当选的 位 至 是 变换-
ed 在 这 变换 寄存器 用 这 receive clock 这 串行
receive 数据 是 也 routed 至 这 CRC generatorchecker
这 Receive Deserializer 包含 一个 synch 探测器 这个
发现 这 SFD (开始 的 框架 delimiter) 至 establish
在哪里 字节 boundaries 在里面 这 串行 位 stream 是 locat-
ed 之后 每 第八 receive clocks 这 字节 宽 数据 是
transferred 至 这 16-字节 先进先出 和 这 Receive 字节 计数
是 incremented 这 第一 六 字节 之后 这 SFD 是
审查 为 有效的 comparison 用 这 地址 Recognition
Logic 如果 这 地址 Recognition 逻辑 做 不 认识
这 packet 这 先进先出 是 cleared
CRC GENERATORCHECKER
在 transmission 这 CRC 逻辑 发生 一个 local CRC
地方 为 这 transmitted 位 sequence 这 CRC encodes 所有
地方 之后 这 SFD 这 CRC 是 shifted 输出 MSB 第一 下列-
ing 这 last transmit byte 在 reception 这 CRC 逻辑
发生 一个 CRC 地方 从 这 新当选的 packet 这个 local
CRC 是 serially 对照的 至 这 新当选的 CRC appended 至
这 终止 的 这 小包装板盒 用 这 transmitting node 如果 这 local
和 received CRC match 一个 明确的 模式 将 是 generat-
ed 和 解码 至 表明 非 数据 errors 传递
errors 结果 在 不同的 模式 和 是 detected 结果
在 拒绝 的 一个 小包装板盒 (如果 所以 编写程序)
TRANSMIT SERIALIZER
这 Transmit Serializer 读 并行的 数据 从 这 先进先出
和 serializes 它 为 transmission 这 serializer 是 clocked 用
这 transmit 时钟 发生 internally 这 串行 数据 是
也 shifted 在 这 CRC generatorchecker 在 这 begin-
ning 的 各自 transmission 这 Preamble 和 Synch gener-
ator append 62 位 的 10 preamble 和 一个 11 synch pat-
tern 之后 这 last 数据 字节 的 这 小包装板盒 有 被 串行-
ized 这 32-位 FCS 地方 是 shifted 直接地 输出 的 这 CRC
generator 在 这 事件 的 一个 collision 这 Preamble 和
Synch 发生器 是 使用 至 发生 一个 32-位 JAM 模式 的
所有 1’s
地址 RECOGNITION 逻辑
这 地址 recognition 逻辑 比较 这 Destination ad-
dress 地方 (第一 6 字节 的 这 received 小包装板盒) 至 这 phys-
ical 地址 寄存器 贮存 在 这 地址 寄存器 Array
如果 任何 一个 的 这 六 字节 做 不 相一致 这 前-pro-
grammed 物理的 address 这 协议 控制 逻辑 re-
jects 这 packet 所有 multicast destination 地址 是 fil-
tered 使用 一个 hashing technique (看 寄存器 description)
如果 这 multicast 地址 indexes 一个 位 那 有 被 设置 在
这 过滤 位 排列 的 这 Multicast 地址 寄存器 排列
这 小包装板盒 是 accepted 否则 它 是 rejected 用 这 proto-
6
: 点此下载
