40 函数的 描述
(持续)
col 控制 Logic 各自 destination 地址 是 也 审查
为 所有 1’s 这个 是 这 保留 broadcast address
先进先出 和 总线 行动
Overview
至 accommodate 这 不同的 比率 在 这个 数据 comes
从 (或者 变得 至) 这 网络 和 变得 至 (或者 comes 从)
这 系统 memory 这 SNIC 包含 一个 16-字节 先进先出 为
buffering 数据 在 这 media 这 先进先出 门槛 是
programmable 准许 filling (或者 emptying) 这 先进先出 在 dif-
ferent rates 当 这 先进先出 有 filled 至 它的 编写程序
threshold 这 local DMA 频道 transfers 这些 字节 (或者
words) 在 local memory 它 是 crucial 那 这 local DMA 是
给 进入 至 这 总线 在里面 一个 最小 总线 latency time
否则 一个 先进先出 underrun (或者 overrun) occurs
先进先出 underruns 或者 overruns 是 造成 用 二 conditions
(1) 这 总线 latency 是 所以 长 那 这 先进先出 有 filled (或者
emptied) 从 这 网络 在之前 这 local DMA 有 serv-
iced 这 先进先出 和 (2) 这 总线 latency 有 slowed 这
throughput 的 这 local DMA 至 要点 在哪里 它 是 slower 比
这 网络 数据 比率 (10 mbitsec) 这个 第二 情况
是 也 依赖 在之上 DMA 时钟 和 文字 宽度 (字节
宽 或者 文字 宽) 这 worst 情况 情况 ultimately lim-
它的 这 整体的 总线 latency 这个 这 SNIC 能 tolerate
Beginning 的 Receive
在 这 beginning 或者 reception 这 SNIC stores 全部 ad-
dress 地方 的 各自 新当选的 小包装板盒 在 这 先进先出 至 deter-
mine whether 这 小包装板盒 matches 它的 物理的 地址 reg-
isters 或者 maps 至 一个 的 它的 Multicast Registers 这个 导致
这 先进先出 至 accumulate 8 bytes Furthermore 那里 是
一些 同步 延迟 在 这 DMA PLA Thus 这
真实的 时间 那 BREQ 是 asserted 从 这 时间 这 开始 的
框架 Delimiter (sfd) 是 发现 是 78
m
s 这个 运作
affects 这 总线 latencies 在 2 和 4-字节 门槛 在
这 第一 receive BREQ 自从 这 先进先出 必须 是 filled 至
8 字节 (或者 4 words) 在之前 issuing 一个 BREQ
终止 的 Receive
当 这 终止 的 一个 小包装板盒 是 发现 用 这 ENDEC mod-
ule 这 SNIC enters 它的 终止 的 小包装板盒 处理 sequence
emptying 它的 先进先出 和 writing 这 状态 信息 在 这
beginning 的 这 packet 这 SNIC holds 面向 这 总线 为
这 全部 sequence 这 longest 时间 BREQ 将 是 ex-
tended occurs 当 一个 小包装板盒 ends just 作 这 SNIC 每-
形式 它的 last 先进先出 burst 这 SNIC 在 这个 case 执行 一个
编写程序 burst 转移 followed 用 flushing 这 仍然是-
ing 字节 在 这 FIFO 和 完成 用 writing 这 标头
信息 至 memory 这 下列的 步伐 出现 在
这个 sequence
1 SNIC issues BREQ 因为 这 先进先出 门槛 有 被
reached
2 在 这 burst 小包装板盒 ends 结果 在 BREQ 扩展-
ed
3 SNIC flushes remaining 字节 从 FIFO
4 SNIC 执行 内部的 处理 至 prepare 为 writing
这 header
5 SNIC 写 4-字节 (2-文字) header
6 SNIC de-asserts BREQ
先进先出 门槛 发现
至 使确信 那 非 overwriting 的 数据 在 这 FIFO 这 先进先出
逻辑 flags 一个 先进先出 overrun 作 这 13th 字节 是 写 在 这
FIFO effectively shortening 这 先进先出 至 13 bytes 这 先进先出
逻辑 也 运作 differently 在 字节 模式 和 在 文字
Mode 在 字节 Mode 一个 门槛 是 表明 当 这 n
一个
1
字节 有 entered 这 FIFO thus 和 一个 8-字节 threshold
这 SNIC issues 总线 要求 (breq) 当 这 9th 字节
有 entered 这 FIFO 为 文字 Mode BREQ 是 不 gener-
ated 直到 这 n
一个
2 字节 有 entered 这 FIFO Thus 和
一个 4 文字 门槛 (相等的 至 8-字节 门槛) BREQ 是
issued 当 这 10th 字节 有 entered 这 FIFO
Beginning 的 Transmit
在之前 transmitting 这 SNIC 执行 一个 prefetch 从
记忆 至 加载 这 FIFO 这 号码 的 字节 prefetched
是 这 编写程序 先进先出 threshold 这 next BREQ 是 不
issued 直到 之后 这 SNIC 的确 begins transmitting data
ie 之后 SFD
读 这 先进先出
在 正常的 operation 这 先进先出 必须 不 是 read 这
SNIC 将 不 公布 一个 ACKnowledge 后面的 至 这 CPU 如果 这
先进先出 是 read 这 先进先出 应当 仅有的 是 读 在 loopback
diagnostics
协议 PLA
这 协议 PLA 是 有责任 为 implementing 这 IEEE
8023 protocol 包含 collision 恢复 和 随机的
backoff 这 协议 PLA 也 formats packets 在
传递 和 strips preamble 和 synch 在 recep-
tion
DMA 和 缓存区 控制 逻辑
这 DMA 和 缓存区 控制 逻辑 是 使用 至 控制 二
16-位 DMA channels 在 reception 这 local DMA
stores packets 在 一个 receive 缓存区 ring located 在 缓存区
memory 在 传递 这 Local DMA 使用 pro-
grammed pointer 和 长度 寄存器 至 转移 一个 小包装板盒
从 local 缓存区 记忆 至 这 FIFO 一个 第二 DMA chan-
nel 是 使用 作 一个 从动装置 DMA 至 转移 数据 在 这
local 缓存区 记忆 和 这 host system 这 Local DMA
和 偏远的 DMA 是 内部 arbitrated 和 这 Local
DMA 频道 having 最高的 priority 两个都 DMA 途径
使用 一个 一般 外部 总线 时钟 至 发生 所有 必需的
总线 timing 外部 arbitration 是 执行 和 一个 标准
总线 request 总线 acknowledge handshake protocol
7
: 点此下载
