10 Communications 处理器 介绍
(持续)
12 内部的 ARCHITECTURE 介绍
这 DP8344B Biphase Communications 处理器 (bcp) 是
分隔 在 三 主要的 函数的 blocks 这 Transceiver
这 Central 处理 单位 (cpu) 和 这 偏远的 inter-
面向 和 Arbitration System RIAS
图示 1-3
显示 如何
这些 blocks 是 related 至 各自 其它 和 至 其它 系统
components
这 transceiver 组成 的 一个 异步的 传输者
和 接受者 这个 能 communicate 横过 一个 串行 数据
path 这 传输者 takes 并行的 数据 从 这 CPU 和
appends 至 它 这 适合的 framing information 这 re-
sulting message 是 shifted 输出 和 是 有 作 一个 串行
数据 stream 在 二 输出 pins 这 接受者 shifts 在 串行
messages strips 止 这 framing information 和 制造 这
数据 有 在 并行的 表格 至 这 CPU 这 framing infor-
mation 有提供的 用 这 BCP 提供 这 恰当的 message
format 为 一些 popular 交流 protocols 这些
包含 IBM 3270 3299 和 5250 作 好 作 一个 一般
目的 8-位 mode
这 transceiver 时钟 将 是 获得 从 这 内部的 os-
cillator 也 直接地 或者 通过 内部的 分隔-向下 电路-
ry 那里 是 也 一个 输入 为 一个 外部 transceiver clock
因此 准许 完全 flexibility 在 这 选择 的 数据 rates
这 接受者 输入 能 来到 从 三 可能 sources
那里 是 一个 建造-在 差别的 放大器 这个 是 合适的 为
大多数 线条 interfaces 一个 单独的-结束 数字的 输入 为 使用 和
一个 外部 comparator 和 一个 内部的 loopback path 为
自 testing 谈及 至 这 Transceiver 部分 为 一个 详细地
描述 的 所有 传输者 和 接受者 functions 和 至
这 应用 便条 在 coax 接口 为 这 恰当的 使用 的
这 差别的 amplifier
这 CPU 是 一个 一般 purpose 8-位 微处理器 capa-
ble 的 20 MHz operation 它 有 一个 减少 操作指南 设置
这个 是 优化 为 transceiver 和 数据 处理 每-
formance 它 也 有 一个 全部 函数 arithmeticlogic 单位
(alu) 这个 执行 addition subtraction Boolean opera-
tions rotations 和 shifts 独立的 操作指南 和 数据
记忆 系统 是 supported 各自 和 16-位 地址
buses 为 一个 总的 的 64k 地址 空间 在 each
那里 是 44 内部的 寄存器 accessible 至 这 CPU
这些 包含 特定的 配置 和 控制 寄存器 为
这 transceiver 和 processor 四 16-位 indices 至 数据
memory 和 20 8-位 一般 目的 registers 那里 是
也 一个 16-位 计时器 和 一个 16-字节 深的 LIFO 数据 堆栈
这个 是 accessible 在 这 寄存器 地址 space 为
更多 详细地 information 看 这 明确的 sections 在 这
寄存器 set 这 Timer 和 这 ALU
这 BCP 能 运作 independently 或者 和 另一 proces-
sor 作 这 host system 如果 此类 一个 系统 是 required com-
munication 和 这 BCP 是 可能 用 分享 数据 memo-
ry 这 偏远的 接口 控制 总线 arbitration 和 交流-
cess 至 数据 memory 作 好 作 程序 向上-加载 和
execution 为 example 它 是 可能 为 一个 host 系统 至
加载 这 BCP’s 操作指南 记忆 和 begin 程序 exe-
cution 然后 通过 数据 后面的 和 forth 通过 数据 记忆
accesses 这 部分 在 这 偏远的 接口 和 arbitra-
tion 系统 提供 所有 的 这 需要 定时 和 控制
信息 至 执行 一个 接口 在 一个 BCP 和 一个
偏远的 system
作 显示 在
图示 1-4
这 BCP 使用 二 全部地 独立的
记忆 systems 一个 为 程序 存储 和 这 其它 为
数据 storage 这个 类型 的 记忆 arrangement 是 涉及
至 作 Harvard architecture 各自 系统 有 16 地址
lines 为 一个 最大 的 64k words 在 each 和 它的 自己的 设置
的 数据 lines 这 操作指南 (程序) 记忆 是 二 字节
(16 位) wide 和 这 数据 记忆 是 一个 字节 (8 位)
wide
在 顺序 至 减少 这 号码 的 管脚 必需的 为 这些
signals 这 地址 和 数据 线条 为 数据 记忆 是
多路复用 together 这个 需要 一个 外部 获得 和 这
地址 获得 使能 信号 (ale) 为 de-multiplexing
TLF9336–B9
图示 1-3 Simplified 块 图解
9
: 点此下载
