首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:266930
 
资料名称:DS2148T
 
文件大小: 544.74K
   
说明
 
介绍:
5V E1/T1/J1 Line Interface
 
 


: 点此下载
  浏览型号DS2148T的Datasheet PDF文件第1页
1
浏览型号DS2148T的Datasheet PDF文件第2页
2
浏览型号DS2148T的Datasheet PDF文件第3页
3

4
浏览型号DS2148T的Datasheet PDF文件第5页
5
浏览型号DS2148T的Datasheet PDF文件第6页
6
浏览型号DS2148T的Datasheet PDF文件第7页
7
浏览型号DS2148T的Datasheet PDF文件第8页
8
浏览型号DS2148T的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ds2148/q48
4 的 75
1. 列表 的 计算数量
图示 3-1 ds2148 块 图解..................................................................................................... 7
图示 3-2 receive 逻辑 ...................................................................................................................... 8
图示 3-3 transmit 逻辑................................................................................................................... 9
图示 4-1 并行的 端口 模式 引脚 (bis1 = 0, bis0 = 1 或者 0) ............................................ 21
图示 4-2 串行 端口 模式 引脚 (bis1 = 1, bis0 = 0) .......................................................... 21
图示 4-3 硬件 模式 引脚 (bis1 = 1, bis0 = 1) ............................................................ 22
图示 5-1 串行 端口 运作 为 读 进入 (r=1) 模式 1.................................. 25
图示 5-2 串行 端口 运作 为 读 进入 模式 2 ............................................. 25
图示 5-3 串行 端口 运作 为 读 进入 模式 3 ............................................. 26
图示 5-4 串行 端口 运作 为 读 进入 模式 4 ............................................. 26
图示 5-5 串行 端口 运作 为 写 进入 (r=0) 模式 1&放大;2 ...……………27
图示 5-6 串行 端口 运作 为 写 进入 模式 3&放大;4 …………...…………27
图示 9-1 基本 接口 ………………………………………………………………………..50
图示 9-2 保护 接口 使用 内部的 receive 末端.................... 51
图示 9-3 保护 接口 使用 外部 receive 末端 .................. 52
图示 9-4 e1 transmit 脉冲波 template...................................................................................... 53
图示 9-5 t1 transmit 脉冲波 template...................................................................................... 54
图示 9-6 jitter 容忍............................................................................................................. 55
图示 9-7
jitter attenuation ........................................................................................................ 55
图示 10-1 bga 12 x 12 管脚 布局 .................................................................................................. 59
图示 12-1 intel 总线 读 定时 (pbts = 0, bis1 = 0, bis0 = 0) ............................................ 63
图示 12-2 intel 总线 写 定时 (pbts = 0, bis1 = 0, bis0 = 0)........................................... 63
图示 12-3 motorola 总线 定时 (pbts = 1, bis1 = 0, bis0 = 0) ............................................ 64
图示 12-4 intel 总线 读 定时 (pbts = 0, bis1 = 0, bis0 = 1) ............................................ 66
图示 12-5 intel 总线 写 定时 (pbts = 0, bis1 = 0, bis0 = 1)........................................... 66
图示 12-6 motorola 总线 读 定时 (pbts = 1, bis1 = 0, bis0 = 1) ................................. 67
图示 12-7 motorola 总线 写 定时 (pbts = 1, bis1 = 0, bis0 = 1)................................ 67
图示 12-8 串行 总线 定时 (bis1 = 1, bis0 = 0)........................................................................ 68
图示 12-9 receive 一侧 定时 ...................................................................................................... 69
图示 12-10 transmit 一侧 定时................................................................................................. 70
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com