DS2187
2 的 10
ds2187 块 图解
图示 1
线条 输入
输入 信号 是 结合 至 这 ds2187 通过 一个 1:2 中心-抽头的 变压器 作 显示 在 图示 2. 为 t1
产品, r1 和 r2 必须 是 200 ohms 在 顺序 至 合适的 terminate 这 线条 在 100 ohms. r1 和 r2
是 设置 在 150 或者 240 ohms 为 cept 产品. 特定的 内部的 电路系统 的 这 rtip 和 rring
输入 准许 负的 信号 excursions 在下 v
SS
, 这个 将 出现 在 这 电路 在 图示 2.
顶峰 探测器 和 slicers
信号 脉冲 呈现 在 rtip 和 rring 是 抽样 用 一个 内部的 顶峰 发现 电路. 这 时钟 和
数据 slicer 门槛 是 设置 为 50% 的 这 抽样 顶峰 电压.
顶峰 输入 水平 在 rrip 和 rring 必须 超过 0.6 伏特 至 establish 最小 slicer 门槛.
信号 在下 这个 水平的 将 导致 rcl 至 转变 高 之后 192 位 时间.
时钟 extraction
这 ds2187 运用 两个都 频率 锁 (fll) 和 数字的 阶段 锁 (dpll) 循环 至 recover 数据
和 时钟 从 这 新当选的 ami 信号. t1 产品 utilize 一个 18.528 mhz 时钟 分隔 用 也
11, 12, 或者 13 至 相一致 这 阶段 的 这 新当选的 jittered 线条 信号. 这个 技巧 affords exceptional
jitter 追踪 这个 使能 这 ds2187 至 满足 这 最新的 在&放大;t tr 62411 和 ecsa jitter
规格. 一个 24.576 mhz 时钟 分隔 用 11, 12, 或者 13 提供 jitter 追踪 在 这 cept mode.
这 dpll 输出 是 缓冲 和 提交 在 rclk. 一个 在-碎片, 激光器-修整, 电压-控制
振荡器 (v
CO
) 提供 这 精确 18.528 mhz 和 24.576 mhz 频率 来源 使用 在 这
fll. 这 fll 是 一个 高-q 电路 这个 轨道 这 平均 频率 的 这 新当选的 信号, 降低
这 效应 的 这 dpll 在 输出 jitter.
在 这 acquisition 时间 或者 如果 rcl 变得 高, 这 锁 管脚 将 go 低 至 表明 一个 丧失 的
同步 至 这 线条 信号. once 这个 管脚 变得 高, 这 fll 有 达到 频率 锁 和
有效的 数据 是 呈现 在 这 rpos 和 rneg 输出.
: 点此下载
