交流 定时 图解
(持续)
DS90C385 MTD56 (tssop) 包装 管脚 描述 —
FPD Link 传输者
管脚 名字 i/o 非. 描述
TxIN I 28 TTL 水平的 输入. 这个 包含: 8 red, 8 绿色, 8 蓝, 和 4 控制 线条 — fpline,
FPFRAME 和 DRDY (也 涉及 至 作 hsync, vsync, 数据 使能).
TxOUT+ O 4 积极的 LVDS differentiaI 数据 输出.
TxOUT− O 4 负的 LVDS 差别的 数据 输出.
TxCLKIN I 1 TTL Ievel 时钟 输入. 管脚 名字 TxCLK 在.
r_fb I 1 可编程序的 strobe 选择 (看 表格 1).
TxCLK OUT+ O 1 积极的 LVDS 差别的 时钟 输出.
TxCLK OUT− O 1 负的 LVDS 差别的 时钟 输出.
PWR 向下
I 1 TTL 水平的 输入. Assertion (低 输入) 触发-states 这 输出, ensuring 低 电流 在 电源
向下. 看 产品 信息 部分.
V
CC
I 3 电源 供应 管脚 为 TTL 输入.
地 I 4 地面 管脚 为 TTL 输入.
PLL V
CC
I 1 电源 供应 管脚 为 pll.
PLL 地 I 2 地面 管脚 为 pll.
LVDS V
CC
I 1 电源 供应 管脚 为 LVDS 输出.
LVDS 地 I 3 地面 管脚 为 LVDS 输出.
10086828
图示 16. 定时 图解 的 这 输入 循环-至-循环 时钟 jitter
ds90c385/ds90c365
www.国家的.com11