管脚 图解 为 TSSOP 包装
DS90CF386MTD DS90CF366MTD
10108523
10108513
产品 信息
电源 SEQUENCING 和 POWERDOWN 模式
输出 的 这 传输者 仍然是 在 触发-状态 直到 这
电源 供应 reaches 2v. 时钟 和 数据 输出 将 begin
至 toggle 10 ms 之后 V
CC
有 reached 3V 和 这 电源-
向下 管脚 是 在之上 1.5v. 也 设备 将 是 放置 在 一个
powerdown 模式 在 任何 时间 用 asserting 这 Powerdown
管脚 (起作用的 低). 总的 电源 消耗 为 各自 设备 将
decrease 至 5 µW (典型).
这 传输者 输入 时钟 将 是 应用 较早的 至 powering
向上 和 enabling 这 传输者. 这 传输者 输入 时钟
将 也 是 应用 之后 电源 向上; 不管怎样, 这 使用 的 这
PWR 向下 管脚 是 必需的 作 描述 在 这 传输者
输入 时钟 部分. 做 不 电源 向上 和 使能 (pwr
向下 = 高) 这 传输者 没有 一个 有效的 时钟 信号
应用 至 这 TxCLK 在 管脚.
这 FPD Link chipset 是 设计 至 保护 它自己 从
意外的 丧失 的 电源 至 也 这 传输者 或者 接受者.
如果 电源 至 这 transmit 板 是 lost, 这 接受者 clocks
(输入 和 输出) 停止. 这 数据 输出 (rxout) retain 这
states 它们 是 在 当 这 clocks stopped. 当 这
接受者 板 loses 电源, 这 接受者 输入 是 con-
trolled 用 一个 failsafe 偏差 电路系统. 这 LVDS 输入 是
高-z 在 最初的 电源 在 和 电源 止 情况.
电流 是 限制 (5 毫安 每 输入) 用 这 fixed 电流 模式
驱动器, 因此 avoiding 这 潜在的 为 latchup 当 电源-
ing 这 设备.
接受者 FAILSAFE 特性
这 FPD Link 接受者 有 输入 failsafe 偏差 电路系统 至
保证 一个 稳固的 接受者 输出 为 floating 或者 terminated
接受者 输入. 下面 这些 情况 接受者 输入 将
是 牵引的 至 一个 高 状态. 这个 是 这 情况 如果 不 所有 数据
途径 是 必需的 在 这 应用. Leave 这 extra
channel’s 输入 打开. 这个 降低 电源 消耗 和
locks 这 unused 途径 输出 在 一个 稳固的 知道
(高) 状态.
如果 一个 时钟 信号 是 呈现, 数据 输出 将 所有 是 高; 如果
这 时钟 输入 是 也 floating/terminated, 数据 输出 将
仍然是 在 这 last 有效的 状态. 一个 floating/terminated 时钟
输入 将 结果 在 一个 低 时钟 输出.
ds90cf386/ds90cf366
www.国家的.com 14
: 点此下载
