接受者 切换 特性
在 推荐 运行 供应 和 温度 范围 除非 否则 指定.
标识 参数 最小值 典型值 最大值 单位
CLHT cmos/ttl 低-至-高 转变 时间 (
图示 4
) 2.5 4.0 ns
CHLT cmos/ttl 高-至-低 转变 时间 (
图示 4
) 2.0 3.5 ns
RCOP RxCLK 输出 时期 15 T 50 ns
RCOH RxCLK 输出 高 时间 f
=
65 MHz 7.8 9 ns
RCOL RxCLK 输出 低 时间 f
=
65 MHz 3.8 5 ns
RSRC RxOUT 建制 至 RxCLK 输出 f
=
65 MHz 2.5 4.2 ns
RHRC RxOUT 支撑 至 RxCLK 输出 f
=
65 MHz 4.0 5.2 ns
RCCD RxCLK 在 至 RxCLK 输出 延迟
@
25˚c, V
CC
=
5.0v 6.4 10.7 ns
(
图示 10
)
RPLLS 接受者 阶段 锁 循环 设置 (
图示 12
)10ms
RSKM RxIN Skew 余裕 (便条 6) (
图示 14
)v
CC
=
5v, T
一个
=
25˚C 600 ps
RPDD 接受者 Powerdown (
图示 17
)1µs
便条 6:
接受者 Skew 余裕 是 定义 作 这 有效的 数据 抽样 区域 在 这 接受者 输入. 这个 余裕 takes 在 账户 传输者 输出 skew (tccs)
和 这 建制 和 支撑 时间 (内部的 数据 抽样 window), 准许 为 LVDS 缆索 skew 依赖 在 类型/长度 和 源 时钟 (txclk 在) jitter.
RSKM
≥
缆索 skew (类型, 长度) + 源 时钟 jitter (循环 至 循环)
交流 定时 图解
ds012616-3
图示 1. “Worst Case” 测试 模式
www.国家的.com5