AD7891
–10– rev. 一个
转换器 详细信息
这 ad7891 是 一个 第八-频道, 高 速, 12-位 数据 acqui-
sition 系统. 它 提供 这 用户 和 信号 范围调整, multi-
plexer, 追踪/支撑, 涉及, 一个/d 转换器 和 高 速
并行的 和 串行 接口 逻辑 功能 在 一个 单独的 碎片. 这
信号 conditioning 在 这 ad7891-1 准许 这 部分 至 接受
相似物 输入 范围 的
±
5␣ v 或者
±
10␣ v 当 运行 从 一个
单独的 供应. 这 输入 电路系统 在 这 ad7891-2 准许 这
部分 至 handle 输入 信号 范围 的 0 v 至 +2.5␣ v, 0 v 至 +5␣ V
和
±
2.5␣ v 又一次 当 运行 从 一个 单独的 +5␣ v 供应.
这 部分 需要 一个 +2.5 v 涉及 这个 能 是 提供
从 这 部分’s 自己的 内部的 涉及 或者 从 一个 外部 谈及-
ence 源.
转换 是 initiated 在 这 ad7891 也 用 pulsing 这
CONVST
输入 或者 用 writing 一个 逻辑 1 至 这 swconv 位 的
这 控制 寄存器. 当 使用 这 硬件
CONVST
输入,
这 在-碎片 追踪/支撑 变得 从 追踪 至 支撑 模式 和 这
转换 sequence 是 started 在 这 rising 边缘 的 这
CONVST
信号. 当 一个 软件 转换 开始 是 initiated, 一个 内部的
脉冲波 是 发生 这个 延迟 这 追踪/支撑 acquisition 要点
和 这 转换 开始 sequence 直到 这 脉冲波 是 安排时间 输出.
这个 内部的 脉冲波 是 initiated (变得 从 低 至 高) whenever
一个 写 至 这 ad7891 控制 寄存器 takes 放置 和 一个 1 在
这 swconv 位. 它 然后 开始 至 释放 和 这 追踪/支撑
不能 go 在 支撑 和 转换 不能 是 initiated 直到 这
脉冲波 信号 变得 低.
这 转换 时钟 为 这 部分 是 内部 发生 和
转换 时间 为 这 ad7891 是 1.6␣
µ
s 从 这 rising 边缘 的
这 硬件
CONVST
信号. 这 追踪/支撑 acquisition 时间
为 这 ad7891-1 是 600␣ ns 当 这 追踪/支撑 acquisition 时间
为 这 ad7891-2 是 400 ns. 至 获得 最佳的 效能
从 这 部分, 这 数据 读 运作 应当 不 出现 在
这 转换 或者 在 100␣ ns 较早的 至 这 next 转换.
这个 准许 这 ad7891-1 至 运作 在 throughput 比率 向上 至
454.5 ksps 和 这 ad7891-2 在 throughput 比率 向上 至
500␣ ksps 在 这 并行的 模式 和 达到 数据 薄板 specifi-
cations. 在这 串行 模式, 这 最大 achievable 通过-
放 比率 为 两个都 这 ad7891-1 和 这 ad7891-2 是 357␣ kSPS
(假设 一个 20␣ mhz 串行 时钟).
所有 unused 相似物 输入 应当 是 系 至 一个 电压 在里面 这
名义上的 相似物 输入 范围 至 避免 噪音 pickup. 为 迷你-
mum 电源 消耗量, 这 unused 相似物 输入 应当 是
系 至 agnd.
接口 信息
这 ad7891 提供 二 接口 选项, 一个 12-位 并行的
接口 和 一个 高 速 串行 接口. 这 必需的 inter-
面向 模式 是 选择 通过 这 模式 管脚. 这 二 接口
模式 是 discussed 在 这 下列的 sections.
并行的 接口 模式
这 并行的 接口 模式 是 选择 用 tying 这 模式
输入 至 一个 逻辑 高. 图示 2 显示 一个 定时 图解 illustrating
这 运算的 sequence 的 这 ad7891 在 并行的 模式 为 一个
硬件 转换 开始. 这 多路调制器 地址 是 写 至
这 ad7891 在 这 rising 边缘 的 这
WR
输入. 这 在-碎片
追踪/支撑 变得 在 支撑 模式 在 这 rising 边缘 的
CONVST
和 转换 是 也 initiated 在 这个 要点. 当 这 转换
是 完全, 这 终止 的 转换 线条 (
EOC
) 脉冲 低 至
表明 那 新 数据 是 有 在 这 ad7891’s 输出 regis-
ter. 这个
EOC
线条 能 是 使用 至 驱动 一个 边缘-triggered inter-
rupt 的 一个 微处理器.
CS
和
RD
going 低 accesses 这
12-位 转换 结果. 在 系统 在哪里 这 部分 是 连接
至 一个 门 排列 或者 asic, 这个
EOC
脉冲波 能 是 应用 至 这
CS
和
RD
输入 至 获得 数据 输出 的 这 ad7891 和 在 这
门 排列 或者 asic. 这个 意思 那 这门 排列 或者 asic 做
不 需要 任何 转换 状态 recognition逻辑 和 它 也 elimi-
nates 这 逻辑 必需的 在 这 门 排列 或者 asic 至 发生
这 读 信号 为 这 ad7891.
t
6
t
7
t
CONV
t
1
t
5
t
8
t
1
t
5
t
2
有效的 数据
输出
有效的 数据
输出
t
9
t
10
t
3
t
4
CONVST
(i)
EOC
(o)
CS
(o)
WR
(i)
RD
(i)
db0 - db11
(i/o)
便条
i - 输入
o = 输出
图示 2. 并行的 模式 定时 图解
: 点此下载
