MAX1718
notebook cpu 步伐-向下 控制 为 intel
mobile 电压 安置 (imvp
-
ii)
______________________________________________________________________________________ 17
(uvlo) 电路系统 inhibits 切换, forces vgate 低,
和 forces 这 dl门 驱动器 高 (至 enforce 输出
超（电）压 保护). 当 v
CC
rises 在之上 4.2v, 这
dac 输入 是 抽样 和 这 输出 电压 begins
至 回转 至 这 dac 设置.
为 自动 startup, 这 电池 电压 应当 是
呈现 在之前 v
CC
. 如果 这 max1718 attempts 至 bring
这 输出 在 规章制度 没有 这 电池 电压
呈现, 这 故障 获得 将 trip. 这 skp/
SDN
管脚 能
是 toggled 至 重置 这 故障 获得.
关闭
当 skp/
SDN
变得 低, 这 max1718 enters 低-
电源 关闭 模式. vgate 变得 低 立即.
这 输出 电压 ramps 向下 至 0v 在 25mv 步伐 在
这 时钟 比率 设置 用 r
时间
. 当 这 dac reaches 这
0v 设置, dl 变得 高, dh 变得 低, 这 涉及 是
转变 止, 和 这 供应 电流 drops 至 关于 2µa.
当 skp/
SDN
变得 高 或者 floats, 这 涉及 pow-
ers 向上, 和 之后 这 涉及 uvlo 是 passed, 这
dac 目标 是 evaluated 和 切换 begins. 这
回转-比率 控制 ramps 向上 从 0v 在 25mv 步伐 至
这 目前 选择 代号 值 (为基础 在 zmode
和 sus). 那里 是 非 传统的 软-开始 (能变的 cur-
rent 限制) 电路系统, 所以 全部 输出 电流 是 有
立即. vgate 变得 高 之后 这 回转-比率 con-
troller 有 terminated 和 这 输出 电压 是 在 regu-
lation.
UVLO
如果 v
CC
drops 低 足够的 至 trip 这 uvlo比较器, 它
是 assumed 那 那里 是 不 足够的 供应 voltage 至
制造 有效的 decisions. 至 保护 这 输出 从 在-
电压 faults, dl 是 强迫 高 在 这个 模式. 这个 将
强迫 这 输出 至 地, 但是 它 将 不 使用 这 回转-比率
控制. 这个 结果 在 大 负的 inductor 电流
和 possibly 小 负的 输出电压. 如果 v
CC
是
likely 至 漏出 在 这个 fashion, 这 输出 能 是 clamped
和 一个 肖特基 二极管 至 地 至 减少 这 负的
excursion.
dac 输入 d0–d4
这 数字的-至-相似物 转换器 (dac) programs 这
输出 电压. 它 典型地 receives 一个 preset 数字的 代号
从 这 cpu 管脚, 这个 是 也 hard-连线的 至 地
或者 left 打开-电路. 它们 能 也 是 驱动 用 数字的
逻辑, 一般-目的 i/o, 或者 一个 外部 mux. 做 不
leave d0
–
d4 floating
—
使用 1m
Ω
或者 较少 pullups 如果 这
输入 将 float. d0
–
d4 能 是 changed 当 这
smps 是 起作用的, 初始的 一个 转变 至 一个 新 输出
电压 水平的. 如果 这个 模式 的 dac 控制 是 使用, 连接
zmode 和 sus 低. 改变 d0
–
d4 一起, 避免-
ing 更好 比 1µs skew 在 位. 否则,
incorrect dac readings 将 导致 一个 partial 转变 至
这 wrong 电压 水平的, followed 用 这 将 transi-
tion 至 这 准确无误的 电压 水平的, lengthening 这 整体的
转变 时间. 这 有 dac 代号 和 结果
输出 电压 (表格 3) 是 兼容 和 imvp-ii
规格.
内部的 multiplexers (zmode, sus)
这 max1718 有 二 唯一的 内部的 vid 输入 multi-
plexers (muxes) 那 能 选择 一个 的 三 不同的
vid dac 代号 settings 为 不同的 处理器 states.
取决于 在 这 逻辑 水平的 在 sus, 这 suspend
(sus) 模式 mux 选择 这 vid dac 代号 settings
从 也 这 zmode mux 或者 这 s0/s1 输入 解码器.
这 zmode mux 选择 一个 的 这 二 vid dac 代号
settings 从 这 d0
–
d4 管脚, 为基础 在 也 电压
在 这 管脚 或者 这 输出 的 这 阻抗 解码器
(图示 9).
当 sus 是 高, 这 suspend 模式 mux 选择 这
vid dac 代号 settings 从 这 s0/s1 输入 解码器.
这 输出 的 这 解码器 是 决定 用 输入
s0 和 s1 (表格 4).
当 sus 是 低, 这 suspend 模式 mux 选择 这
输出 的 这 zmode mux. 取决于 在 这 逻辑 水平的
在 zmode, 这 zmode mux 选择 这 vid dac 代号
settings 使用 也 这 电压 在 d0
–
d4 或者 这 输出
的 这 阻抗 解码器 (表格 5).
如果 zmode 是 低, 这 逻辑-水平的 电压 在 d0
–
d4 设置
这 vid dac settings. 这个 是 called 逻辑 模式. 在 这个
模式, 这 输入 是 continuously 起作用的 和 能 是
dynamically changed 用 外部 逻辑. 这 逻辑
模式 vid dac 代号 设置 是 典型地 使用 为 这
电池 模式 状态, 和 这 源 的 这个 代号 是
sometimes 这 vid 管脚 的 这 cpu 和 合适的 pullup
电阻器.
BST
+5V
V
BATT
5
Ω
典型值
DH
LX
MAX1718
图示 8. 减少 这 切换-node 上升 时间
: 点此下载
