初步的 Rev1.0Feb.2001
EM639165
3
管脚 函数
CLK 输入
主控 时钟:
所有 其它 输入 是 关联 至 这 rising 边缘 的 clk
CKE 输入
时钟 使能:
cke 控制 内部的 时钟.当 cke 是 低, 内部的 时钟 为
这 下列的 循环 是 ceased. cke 是 也 使用 至 选择
自动 / 自-refresh.
之后 自-refresh 模式 是 started, cke 变为 异步的 输入.
自-refresh 是 maintained 作 长 作 cke 是 低.
/cs 输入
碎片 选择:
当 /cs 是 高, 任何 command 意思 非 运作.
/ras, /cas, /我们 输入
结合体 的 /ras, /cas, /我们 定义 基本 commands.
a0-11 输入
a0-11 具体说明 这 行 / column 地址 在 conjunction 和 ba0,1.
这 行 地址 是 指定 用 a0-11.
这 column 地址 是 指定 bya0-8.
a10 是 也 使用 至 表明 precharge 选项. 当 a10 是 高 在 一个
读 / 写 command, 一个 自动 precharge 是 执行. 当 a10 是
高 在 一个 precharge command, 所有 banks 是 precharged.
ba0,1 输入
bank 地址:
ba0,1 specifies 一个 的 四 banks 至 这个 一个 command 是 应用.
ba0,1 必须 是 设置 和 act, 前 , 读 , 写 commands.
输入 / 输出
输入
din 掩饰 / 输出 使不能运转:
当 dqm(u/l) 是 高 在 burst 写, din 为 这 电流 循环 是
masked. 当 dqm(u/l) 是 高 在 burst 读,
dout 是 无能 在 这 next 但是 一个 循环.
vdd,vss
电源 供应
电源 供应 为 这 记忆 排列 和 附带的 电路系统.
vddq,vssq 电源 供应
vddq 和 vssq 是 有提供的 至 这 输出 缓存区 仅有的.
数据 在 和 数据 输出 是 关联 至 这 rising 边缘 的 clk.
dq0-15
dqmu/l