静电释放 保护 用 这 emif09-02726sx
静电的 释放 (静电释放) 是 一个 主要的 导致 的 失败 在 电子的 系统.
瞬时 电压 Suppressors 是 一个 完美的 选择 为 静电释放 保护. 它们 是 有能力 的 夹紧 这
新当选的 瞬时 至 一个 低 足够的 水平的 此类 那 损坏 至 这 保护 半导体是 阻止.
表面 挂载 TVS arrays 提供 这 最好的 选择 为 minimal 含铅的 电感.
它们 提供 作 并行的 保护 elements, 连接 在 这 信号 线条 至 地面. 作 这 瞬时
rises 在之上 这 运行电压 的 这 设备,这 TVS 排列 变为一个 低 阻抗path diverting 这
瞬时 电流 至 地面.
这 emif09-02726sx 排列 是 这 完美的 板 水平的 保护 的 静电释放 敏感的 半导体
组件.它 提供 最好的 效率 当 使用 separated输入 和 输出, 在 这 所以 called 4-点
结构.
电路 板 布局
电路 板 布局 是 一个 核心的 设计 步伐 在 这 抑制 的 静电释放 induced 过往旅客. 这 下列的
指导原则 是 推荐 :
这 emif09-02726sx应当 是 放置 作 near 作 可能 至 这 输入 terminals 或者 连接器.
这 path 长度 在 这 静电释放 suppressor 和 这 保护线条 应当 是 使减少到最低限度.
所有 传导性的 循环, 包含 电源 和 地面 循环 应当 是 使减少到最低限度.
这 静电释放 瞬时 返回 path 至 地面 应当 是 保持 作 短的 作 可能.
地面 平面 应当 是 使用 whenever 可能.
图. 7:
例子 的 连接为 一个 cell 的 这 emif09-02726sx
逻辑
Transceiver
I1 O1
I2
O2
I3
O3
I4
O4
I5 O5
地 地
I6 O6
I7 O7
I8 O8
I9 O9
emif09-02726sx
1284-一个
连接器
图. 8:
推荐 PCB 布局 至 益处 从 4-要点 结构
至 做
emif09-02726sx
footprint
逻辑
transceiver,
asic,...
O3
O4
O2
O1
I6
I7
I8
I9
I2
I3
I4
I5
I1
地
地
O5
O6
O7
O8
O9
逻辑
transceiver,
asic,...
O3
O4
O2
O1
I6
I7
I8
I9
I2
I3
I4
I5
I1
地
地
O5
O6
O7
O8
O9
不 至 做
emif09-02726sx
footprint
emif09-02726sx
4/12
: 点此下载
